JPS59218774A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS59218774A JPS59218774A JP9283683A JP9283683A JPS59218774A JP S59218774 A JPS59218774 A JP S59218774A JP 9283683 A JP9283683 A JP 9283683A JP 9283683 A JP9283683 A JP 9283683A JP S59218774 A JPS59218774 A JP S59218774A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- type
- gate
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 241001589086 Bellapiscis medius Species 0.000 claims 1
- 239000008188 pellet Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000004826 seaming Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体サイリスタ装置ｔ％に平形センターゲー
トサイリスタに関する。
トサイリスタに関する。
第１図は従来の平形センターゲートサイリスタの構造図
であって例えばＮ形シリコン単結晶基板ｌの両面からア
クセグタ不純物例えばＧａｉ熱拡散してＰ形ベース２お
工びＰ形エミッタ３２！ｉ″形成し。
であって例えばＮ形シリコン単結晶基板ｌの両面からア
クセグタ不純物例えばＧａｉ熱拡散してＰ形ベース２お
工びＰ形エミッタ３２！ｉ″形成し。
Ｎ形基板ｔｌｑＮペースとして用いる。次にＰ形ペース
２の側からドナー不純物例えばリンを選択拡散すること
により、Ｎ形エミッタ４１Ｃ囲に形成し、この時へ形エ
ミッタ４内に多数のＰ形ベース２の鱈出ＷＳ５全形成す
る。
２の側からドナー不純物例えばリンを選択拡散すること
により、Ｎ形エミッタ４１Ｃ囲に形成し、この時へ形エ
ミッタ４内に多数のＰ形ベース２の鱈出ＷＳ５全形成す
る。
ところで、大電力用のサイリスタｒｃおいては。
その高速化、大電流化に伴いターンオン時の電流の立上
がりが早くなりターンオンした部分％（Ｃ急激に太′［
［、流が流れ、このためこの部分で中１υ比密度が局部
的に高くなり、プ′イリスタ會熱破壊に致らしめること
がある。これ？防止するため屹、この従来例では、トリ
ガオン時に広面積でターンオンし短時間でカソード吸合
全体九オン領域を広けるようにゲート電極８？へ形エミ
ッタ４１Ｃ囲１れたＰ形ベース２から取り出している。
がりが早くなりターンオンした部分％（Ｃ急激に太′［
［、流が流れ、このためこの部分で中１υ比密度が局部
的に高くなり、プ′イリスタ會熱破壊に致らしめること
がある。これ？防止するため屹、この従来例では、トリ
ガオン時に広面積でターンオンし短時間でカソード吸合
全体九オン領域を広けるようにゲート電極８？へ形エミ
ッタ４１Ｃ囲１れたＰ形ベース２から取り出している。
このようなサイリスタケセンターゲート形ブイリスタと
呼んでいる。アノード電極６はＰ形ベース２全面屹、ま
たカソード電極７ばへ形エミッタ４およびその内部に表
出する■′形ベース２の露出都にアルミ蒸着により設け
られる。晶膨張係数の等しい１対の金属補強板９．Ｉｎ
ｋそれぞれアノード電極６およびカソード電極７ ｆｃ
ろう付けしてサンドイッチ構体１２ケ格成しているｎこ
のようＶ？１構成したサンドイッチ構体１２は銅ブロッ
クなどで金回した上下の放熱体１３，１４の間に両開か
ら１上駿したｆｆＷ造とし、これら放熱体１３．１４’
ｉ介してアノードおよびカソードの各電禅ヲ外部に導出
している。
呼んでいる。アノード電極６はＰ形ベース２全面屹、ま
たカソード電極７ばへ形エミッタ４およびその内部に表
出する■′形ベース２の露出都にアルミ蒸着により設け
られる。晶膨張係数の等しい１対の金属補強板９．Ｉｎ
ｋそれぞれアノード電極６およびカソード電極７ ｆｃ
ろう付けしてサンドイッチ構体１２ケ格成しているｎこ
のようＶ？１構成したサンドイッチ構体１２は銅ブロッ
クなどで金回した上下の放熱体１３，１４の間に両開か
ら１上駿したｆｆＷ造とし、これら放熱体１３．１４’
ｉ介してアノードおよびカソードの各電禅ヲ外部に導出
している。
ゲート１Ｖ＋、（、！Ｉ−８はアルミニウム＃！線から
なるゲートリード線１］、’にゲート電極８にボンティ
ングし。
なるゲートリード線１］、’にゲート電極８にボンティ
ングし。
ゲートリード巌ｌｌケ放熱体１４ｒこ形成した酵１５全
通しで外部に導出している□ ところが、このような構造の場合、ゲートリード線１１
の取り出しのためにカソード電極７の側の銅ブロツク放
熱体１４に溝１４’ ｋ設けなければならず、その加工
のため銅ブロツク放熱体が高価ＶＣすってし１う。又、
サンドイッチ構体１２を放熱体１３と１４間に組み込む
時にゲートリード線１１を銅ブロツク放熱体１４の溝１
４’ ［入れ誤ると、加圧時にゲート、カソード間短絡
などの不都合が起きる。
通しで外部に導出している□ ところが、このような構造の場合、ゲートリード線１１
の取り出しのためにカソード電極７の側の銅ブロツク放
熱体１４に溝１４’ ｋ設けなければならず、その加工
のため銅ブロツク放熱体が高価ＶＣすってし１う。又、
サンドイッチ構体１２を放熱体１３と１４間に組み込む
時にゲートリード線１１を銅ブロツク放熱体１４の溝１
４’ ［入れ誤ると、加圧時にゲート、カソード間短絡
などの不都合が起きる。
本発明の目的はゲート・カンード間の短絡のないセンタ
ーゲート形サイリスタを得ることくある。
ーゲート形サイリスタを得ることくある。
本発明ｆ−よればアノード礒極？一部で開孔部もつ環状
とし、アノード電極に囲まれたゲート電極からのゲート
電極数ジ出しをアノード電極開孔部に溝を形成し、この
溝を通して行うセンターゲート形すイリスタ？得る。
とし、アノード電極に囲まれたゲート電極からのゲート
電極数ジ出しをアノード電極開孔部に溝を形成し、この
溝を通して行うセンターゲート形すイリスタ？得る。
次に１同曲全参照して１本発明ケより詳細屹説明する。
第２図は本発明の一実施例ＶＣよるサイリスタチップの
平囲図で、第３図はそのＡ −Ａ’に於ける断面図、第
４図はサイリスタチップを谷器屹組み込んだ時の断面図
でサイリスタチップの断■は第２図Ｈ−Ｂ’ｒｃ於ける
ものである。サイリスタチップに、従来例同様、Ｎ形／
リコン単結晶基板ｌの両…Ｊからアクセグタ不純物１例
えばＧａｉ熱拡散してＰ形ベース２およびＰ形エミック
３全形成し、基板ｌｉＮ形ペースとして用いる。次ｃＰ
形ベース２側からドナー不純物である例えばリン？選択
拡散することによｆ）Ｎ形エミッタ４を形成する。この
時、Ｎ形エミッタ４はきれ目１５を有する環状に形成す
る。次（エツチングにより、＠九目１５の部分のＰ形ベ
ース２（溝部１６全形成し、絶縁層１７例えは５ｉＵｚ
膜を、溝１６の表面に形成する。次いで、アノード電極
６ｋＰ形エミツタ３に。
平囲図で、第３図はそのＡ −Ａ’に於ける断面図、第
４図はサイリスタチップを谷器屹組み込んだ時の断面図
でサイリスタチップの断■は第２図Ｈ−Ｂ’ｒｃ於ける
ものである。サイリスタチップに、従来例同様、Ｎ形／
リコン単結晶基板ｌの両…Ｊからアクセグタ不純物１例
えばＧａｉ熱拡散してＰ形ベース２およびＰ形エミック
３全形成し、基板ｌｉＮ形ペースとして用いる。次ｃＰ
形ベース２側からドナー不純物である例えばリン？選択
拡散することによｆ）Ｎ形エミッタ４を形成する。この
時、Ｎ形エミッタ４はきれ目１５を有する環状に形成す
る。次（エツチングにより、＠九目１５の部分のＰ形ベ
ース２（溝部１６全形成し、絶縁層１７例えは５ｉＵｚ
膜を、溝１６の表面に形成する。次いで、アノード電極
６ｋＰ形エミツタ３に。
カソード１Ｍ７ｉＮ形エミツタ４にそれぞれアルミニウ
ムの蒸着で形成するとともに、ゲート電極８はＮ形エミ
ッタ４に囲まれたＰ形ベース２に形成し、このゲート電
極８に連続する引き出し通路ｌｌケ絶縁層１７上にアル
ミニウムの蒸着で形成する。この工うにして製造したプ
イリスタチップ金熱膨張係数の等しい１対の金属補強板
９．１０の聞良ろう付けし、−ｔｊンドインチとしこの
サンドイッチを銅ブロックなどで構成した上下の放熱体
１３．１４の間に両開から出限する。ゲート・電極は引
き出し通路１１ＹＣボンテイングされたゲートリード線
１１から取り出される。
ムの蒸着で形成するとともに、ゲート電極８はＮ形エミ
ッタ４に囲まれたＰ形ベース２に形成し、このゲート電
極８に連続する引き出し通路ｌｌケ絶縁層１７上にアル
ミニウムの蒸着で形成する。この工うにして製造したプ
イリスタチップ金熱膨張係数の等しい１対の金属補強板
９．１０の聞良ろう付けし、−ｔｊンドインチとしこの
サンドイッチを銅ブロックなどで構成した上下の放熱体
１３．１４の間に両開から出限する。ゲート・電極は引
き出し通路１１ＹＣボンテイングされたゲートリード線
１１から取り出される。
上記実施例からも明らかなように本発明足よればゲート
リード線１１の取り出しをカソード電極７の外周から行
なっているため、カソード電極７側の銅ブロック１４に
溝を設けなくても良く、コスト低減ができると共に、装
造工程中でのゲートリード線の押しつぶし等の不都合？
避けることができる。
リード線１１の取り出しをカソード電極７の外周から行
なっているため、カソード電極７側の銅ブロック１４に
溝を設けなくても良く、コスト低減ができると共に、装
造工程中でのゲートリード線の押しつぶし等の不都合？
避けることができる。
第１１￥ＪｆＪ、従来の平形センターゲートサイリスタ
の断面図である。第２図は本発明の一実施例℃よるサイ
リスタチップの平面図である。第３図ｅ：Ｌ第２図の八
−にに於ける断面図である。第４図は本発明の一実施例
によるサイリスタチップ全容器ｌこ組み込んだ時の断面
図で、同図中のプ“イリスタチップは第２図のＨ−Ｂ’
に於ける断面が承されている。■・・・へ形半導体基板
、２・・・Ｐ形ベース、３・・・Ｐ形エミッタ、４・・
・へ形エミッタ、５・・・Ｐ形ペースの露出耶、６・・
・アノード電極、７・・・カソード′電極、８・・・ゲ
ート電極、９・・・アノード側補強板、１０・・・カソ
ード側補強椀、ｔｔ・・・ゲートリードｉ、１２・・・
サンドイッチ構体、１３・・・アノード側放熱体。 １４・・・カソード側放熱体、１４′・・・鋼ブロツク
放熱体溝、１５・・・へ形エミッタのきれ目、１６・・
・溝。 １７・・・絶縁層、 １１’・・・ゲート電極引出し
辿路北 −・ ・ 代理人 弁理士 内 原 Ｅｌ ｊ 、、ｙ 、
、 、 ｉ・、′ ノ′ 兜ｌ閉 第３図 ４゛６ ′″−１ 箔４閃
の断面図である。第２図は本発明の一実施例℃よるサイ
リスタチップの平面図である。第３図ｅ：Ｌ第２図の八
−にに於ける断面図である。第４図は本発明の一実施例
によるサイリスタチップ全容器ｌこ組み込んだ時の断面
図で、同図中のプ“イリスタチップは第２図のＨ−Ｂ’
に於ける断面が承されている。■・・・へ形半導体基板
、２・・・Ｐ形ベース、３・・・Ｐ形エミッタ、４・・
・へ形エミッタ、５・・・Ｐ形ペースの露出耶、６・・
・アノード電極、７・・・カソード′電極、８・・・ゲ
ート電極、９・・・アノード側補強板、１０・・・カソ
ード側補強椀、ｔｔ・・・ゲートリードｉ、１２・・・
サンドイッチ構体、１３・・・アノード側放熱体。 １４・・・カソード側放熱体、１４′・・・鋼ブロツク
放熱体溝、１５・・・へ形エミッタのきれ目、１６・・
・溝。 １７・・・絶縁層、 １１’・・・ゲート電極引出し
辿路北 −・ ・ 代理人 弁理士 内 原 Ｅｌ ｊ 、、ｙ 、
、 、 ｉ・、′ ノ′ 兜ｌ閉 第３図 ４゛６ ′″−１ 箔４閃
Claims (1)
- 【特許請求の範囲】 ＰＮ）’Ｈの連続した相隣吸する４層を有するベレット
の第１の主面に形成されたアノード電極と。 第２の主囲の一部に形成されたゲート電極と、前記ゲー
ト電極を実質的に取り囲むように形成され。 一部ｆ−＠九目を有するカソード電極と、前記カソード
電極のきれ目に形成された溝と、該溝内ケ該溝とは絶縁
して前記ゲート’に＆を前記カソード電極の外側に引き
出すゲート電極配線と？有することを特徴とするツ゛イ
リスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283683A JPS59218774A (ja) | 1983-05-26 | 1983-05-26 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283683A JPS59218774A (ja) | 1983-05-26 | 1983-05-26 | サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59218774A true JPS59218774A (ja) | 1984-12-10 |
Family
ID=14065510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283683A Pending JPS59218774A (ja) | 1983-05-26 | 1983-05-26 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218774A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269522A (ja) * | 1985-09-20 | 1987-03-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1983
- 1983-05-26 JP JP9283683A patent/JPS59218774A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269522A (ja) * | 1985-09-20 | 1987-03-30 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3763403A (en) | Isolated heat-sink semiconductor device | |
| US3199002A (en) | Solid-state circuit with crossing leads and method for making the same | |
| US4127863A (en) | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast | |
| US3355636A (en) | High power, high frequency transistor | |
| EP0146928B1 (en) | Power semiconductor device with mesa type structure | |
| JPS59218774A (ja) | サイリスタ | |
| US3476985A (en) | Semiconductor rectifier unit | |
| US3210617A (en) | High gain transistor comprising direct connection between base and emitter electrodes | |
| US5087578A (en) | Semiconductor device having multi-layered wiring | |
| US3274460A (en) | Controlled rectifier comprising a resistive plating interconnecting adjacent n and p layers | |
| US3032695A (en) | Alloyed junction semiconductive device | |
| US3560814A (en) | Transistor with strip shaped emitter | |
| JP2906576B2 (ja) | 半導体装置 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| US5229313A (en) | Method of making a semiconductor device having multilayer structure | |
| JPS5870584A (ja) | 半導体装置 | |
| US3263178A (en) | Unitary semiconductor device providing functions of a plurality of transistors | |
| JPH0851123A (ja) | 半導体装置およびその製造方法 | |
| JPH025307B2 (ja) | ||
| JPS59225567A (ja) | ゲ−トタ−ンオフサイリスタ | |
| US3435305A (en) | Method and article for making switchable semiconductor elements | |
| JP2802940B2 (ja) | 半導体装置 | |
| JPS61232671A (ja) | 逆導通ｇｔｏサイリスタ | |
| JP2892673B2 (ja) | 半導体装置 | |
| JP2000058814A (ja) | 半導体素子 |