JPS592161U - 集積化半導体論理装置 - Google Patents
集積化半導体論理装置Info
- Publication number
- JPS592161U JPS592161U JP6759483U JP6759483U JPS592161U JP S592161 U JPS592161 U JP S592161U JP 6759483 U JP6759483 U JP 6759483U JP 6759483 U JP6759483 U JP 6759483U JP S592161 U JPS592161 U JP S592161U
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- region
- logic device
- integrated semiconductor
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図はこの考案の実施例に使用される5BGFETの
説明図であり、11は高抵抗p型シリコン基板、12は
低濃度n型シリコン層、13はソース電極、14はゲー
ト電極、15はドレイン電極を示し、また16はゲート
電極14に印加される電位によって制御され−るショッ
トキ接触による空乏層を示している。 第2図はこの考案の実施例に適した5BGFETの構造
を示す断面図で、11は高抵抗p型シリコン基板、12
は抵抗n型シリコン層、113はソース電極、114は
ゲート電極、115はドレイン電極示し、また120は
高濃度n型シリコン領域であり、116はゲート電極1
14によるショットキ接触部の空乏層である。 第3図はこの考案の実施例に適した回路例の回路図であ
り、XとYとはそれぞれ入力端子、DlとD2とはそれ
ぞれショットキ・ダイオード、Qは5BGFET、R□
とR6とは抵抗、Zは出力端子を示し、またV弱とVユ
とはそれぞれ第1および第2の電源端子を示し、coは
5BGFET:Qのゲート電極に付随する静電容量を示
す。 第4図は、この考案の一実施例を示し、aは上面図、b
とCとはそれぞれA−A’およびB−B′による断面図
である。図において、11は高抵抗p型シリコン基板、
311および312はショットキ・ダイオードのアノー
ド領域、321はショットキ・ダイオードのカソード領
域、322は電源供給導電体領域、330は低濃度n型
シリコン層、331は330の1部で抵抗を構成する部
分、340は分離領域をそれぞれ示しまた301゜30
2.303はスルー・ホールの位置を示す。 第5図aはこの考案の実施例に適する同相増幅器の1例
を、第5図すはこの考案の実施例に適する論理回路ブロ
ックの1例を示す。 矛 1 図 −fz図 第5図 301 第4閃
説明図であり、11は高抵抗p型シリコン基板、12は
低濃度n型シリコン層、13はソース電極、14はゲー
ト電極、15はドレイン電極を示し、また16はゲート
電極14に印加される電位によって制御され−るショッ
トキ接触による空乏層を示している。 第2図はこの考案の実施例に適した5BGFETの構造
を示す断面図で、11は高抵抗p型シリコン基板、12
は抵抗n型シリコン層、113はソース電極、114は
ゲート電極、115はドレイン電極示し、また120は
高濃度n型シリコン領域であり、116はゲート電極1
14によるショットキ接触部の空乏層である。 第3図はこの考案の実施例に適した回路例の回路図であ
り、XとYとはそれぞれ入力端子、DlとD2とはそれ
ぞれショットキ・ダイオード、Qは5BGFET、R□
とR6とは抵抗、Zは出力端子を示し、またV弱とVユ
とはそれぞれ第1および第2の電源端子を示し、coは
5BGFET:Qのゲート電極に付随する静電容量を示
す。 第4図は、この考案の一実施例を示し、aは上面図、b
とCとはそれぞれA−A’およびB−B′による断面図
である。図において、11は高抵抗p型シリコン基板、
311および312はショットキ・ダイオードのアノー
ド領域、321はショットキ・ダイオードのカソード領
域、322は電源供給導電体領域、330は低濃度n型
シリコン層、331は330の1部で抵抗を構成する部
分、340は分離領域をそれぞれ示しまた301゜30
2.303はスルー・ホールの位置を示す。 第5図aはこの考案の実施例に適する同相増幅器の1例
を、第5図すはこの考案の実施例に適する論理回路ブロ
ックの1例を示す。 矛 1 図 −fz図 第5図 301 第4閃
Claims (1)
- ショットキ・ダイオードを含む論理回路ブロックとショ
ットキ障壁ゲート型FETを含む増幅器とを備え、低濃
度n型シリコン層の一部を高濃度n型シリコン領域とし
、少なくとも電源線と前記ショットキ・ダイオードのカ
ソード領域とが前記高濃度n型シリコン層によって構成
され、前記両筒濃度n型シリコン領域と分離領域の幅と
によって抵抗値を設定する抵抗を用いることにより、抵
抗のための配線手段及び配線領域を必要としないことを
特徴とする集積化半導体論理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6759483U JPS592161U (ja) | 1983-05-06 | 1983-05-06 | 集積化半導体論理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6759483U JPS592161U (ja) | 1983-05-06 | 1983-05-06 | 集積化半導体論理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS592161U true JPS592161U (ja) | 1984-01-09 |
Family
ID=30197784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6759483U Pending JPS592161U (ja) | 1983-05-06 | 1983-05-06 | 集積化半導体論理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS592161U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761786A (en) * | 1970-09-07 | 1973-09-25 | Hitachi Ltd | Semiconductor device having resistors constituted by an epitaxial layer |
JPS504115A (ja) * | 1973-03-13 | 1975-01-17 |
-
1983
- 1983-05-06 JP JP6759483U patent/JPS592161U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761786A (en) * | 1970-09-07 | 1973-09-25 | Hitachi Ltd | Semiconductor device having resistors constituted by an epitaxial layer |
JPS504115A (ja) * | 1973-03-13 | 1975-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2850801B2 (ja) | 半導体素子 | |
US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
US4543593A (en) | Semiconductor protective device | |
JPH0793383B2 (ja) | 半導体装置 | |
JPS592161U (ja) | 集積化半導体論理装置 | |
US4969024A (en) | Metal-oxide-semiconductor device | |
JPS6211017Y2 (ja) | ||
US3363154A (en) | Integrated circuit having active and passive components in same semiconductor region | |
JPH0328517Y2 (ja) | ||
JPS63501667A (ja) | モノリシツク集積化半導体装置 | |
JPS5857909B2 (ja) | バイポ−ラガタハンドウタイシユウセキカイロソウチ | |
JP3313324B2 (ja) | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 | |
JPS622704B2 (ja) | ||
JPH0319231Y2 (ja) | ||
JPS58197760A (ja) | 半導体装置 | |
JPH0748552B2 (ja) | 半導体装置 | |
JPH05291507A (ja) | 拡散抵抗 | |
JPH0525234Y2 (ja) | ||
JPS58101539U (ja) | 半導体論理装置 | |
JPS61194874A (ja) | 半導体装置 | |
JPH01231361A (ja) | 半導体装置 | |
JPS6297366A (ja) | GaAs集積回路装置 | |
JPH01304763A (ja) | 半導体集積回路装置 | |
JPS5984930U (ja) | レベルシフト回路装置 | |
JPH0126178B2 (ja) |