JPS59214907A - プログラマブル・コントロ−ラ - Google Patents

プログラマブル・コントロ−ラ

Info

Publication number
JPS59214907A
JPS59214907A JP58088368A JP8836883A JPS59214907A JP S59214907 A JPS59214907 A JP S59214907A JP 58088368 A JP58088368 A JP 58088368A JP 8836883 A JP8836883 A JP 8836883A JP S59214907 A JPS59214907 A JP S59214907A
Authority
JP
Japan
Prior art keywords
program
relay
programmable controller
memory
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58088368A
Other languages
English (en)
Inventor
Yukio Fukui
福井 行夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58088368A priority Critical patent/JPS59214907A/ja
Publication of JPS59214907A publication Critical patent/JPS59214907A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はユーザプログラムを格納するプログラムメモリ
のほかに、データメモリ(以下においては、従来のりレ
ージ−ケンスに対応させて説明を行なうため、データメ
モリの各ビットをリレーと称して、メモリの“l”をリ
レーのオン状態、メモリのIt O”をリレーのオフ状
態とする)が設けられ、データメモリの各ビット(各リ
レー)情報を用いて制御プログラムを実行するプログラ
マブル・コントローラに関し、特に、制御用プログラム
の誤記憶の防止および検査を自動的に行なって安全に操
作し得るようにした屯のである。
従来技術 従来のこの種プログラマブル・コントローラは、多くは
、単K、従来のりレージ−ケンスのかわシにユーザプロ
グラムに基づいて各リレーのデータの論理演算を行なり
のみであったが、最近はその数値演算をも行なうものが
現われている。かかる数値演算を行なうこの種プログラ
マブル・コントローラにおいては、数値演算の結果生ず
る桁上げフラグや桁下げフラグあるいはゼロ・フラグ等
に、内蔵したリレーを割付ける場合が多い。
また、最近におけるこの種プログラマブル・コントロー
ラの検査診断機能の充実により、例えば電池の異常等の
異常状態や運転状態などにも、上述と同様に、リレ一番
号を割付けである。
しかして、この種プログラマブル・コントローラに内蔵
した各リレーは、上述のような論理演算や数値演算ある
いは検査診断の結果に応じてオン・オフさせるべきもの
でちゃ、制御用プログラムから直接の出力命令によって
オン・オフさせるのは不都合であり、また、入力リレー
に制御プログラムからの出力命令を送るなどの論理上の
矛盾を有するプログラムを記憶装置に書き込んだり、さ
らには、他のプログラマブル・コントローラ用の制御プ
ログラムを誤って移植するなど、制御用プロン ダラムの誤記入、誤記憶が行なわれて、誤ったプログラ
ムによってプログラマブル・コントローラが運転される
という従来の欠点を除去して、かかる誤動作を生ずるこ
とのないきめ細かな操作あるいは診断を行ない得るよう
にすることが望まれていた。
本発明の目的は、上述した従来の欠点を除去し、内蔵し
た入力リレーに出力命令を送る等の論理的に矛盾したプ
ログラムの書込み防止あるいはプログラムの検査等を必
要に応じて自動的に行ない得るようにして、良好な操作
性をもって安全に運転シ得ルプログラマブル・コントロ
ーラを提供することにある。
発明の要点 すなわち、本発明プログラマブル・コントローラは、デ
ータメモリ内の各ビットを各種リレーに対応させてリレ
一番号を割付け、各リレーのリレ一番号を用いてプログ
ラムを作成するようにしたプログラマブル・コントロー
ラにおいて、所定のリレーに関・する特性のテーブルを
設け、プログラムの書込み時あるいはプログラムの実行
開始時に前記テーブルを参照してプログラムの誤書込み
の防止あるいは有意性の検査を行なうことを特徴とする
ものである。
実施例 以下に図面を参照して実施例につき本発明の詳細な説明
する。
本発明は、プログラマブル・コントローラに内蔵する各
リレーの構成に関する情報として、プログラム・コント
ローラ内にて出力命令に応動することを禁止した各リレ
ーの番号を、テーブルの形態にしてプログラム・コント
ローラの本体装置内もしくは分離可能にしたプログラム
装置内の記憶装置に記憶しておき、プログラムの書込み
操作時に、このテーブルを参照して演算の対象とするリ
レ一番号が妥当なものでおるか否かを自動的に点検する
ようにデータ処理系のプログラムを構成することによシ
、プログラムの操作性の向上を図ったものである。
また、プログラム・コントローラの運転開始時において
も、上述したと同様に、このテーブルを参照して、プロ
グラム領域内に記憶したすべてのプログラムの妥当性を
点検した後に運転を開始することによυ、誤ったプログ
ラムに従ってプログラム・コントローラの運転が行なわ
れることの防止を図ったものである。
本発明プログラマブル・コント日−ラにおケルデータメ
モリ内の各リレーの割付けを第1図に示す。第1図に示
すように、各リレーに割付けられる番地はgビットのデ
ータメモリに対応させてg進数で表わされる。
また、上述した各リレーのうち、入出力リレーの記憶番
地を各ユニット毎の実装記憶位置によって示した例を第
2図に示す。図示の例において、BUは基本ユニット、
ZU/ 、 ZU、2 オよびZU3は増設ユニットで
ある。ここで、各リレーの実装位置をg点毎に区分して
各ユニツ) BU 、 ZU/〜ZU3別に割付けであ
る。この第一図に示すように各ユニットを構成した場合
の各リレーの点数を第1図にlθ進数で示しである。
さらに、本発明プログラマブル・コントローラにおいて
プログラムに収容し得る命令の種類を、命令記号、対応
するリレーのシンボル、命令の内容および演算対象のア
ドレスについて第3図に示す。図示の命令は、基本的論
理演算の命令の他に、タイマ(TMR)命令およびカウ
ンタ(CNT )命令をも含んでいる。
つぎに、本発明プログラマブル・コントローラの構成例
を第を図に示す。図示の構成例において、lは、プログ
ラマブル・コントローラの中核をなす中央処理装置すな
わちいわゆるCPUモジュール演算データの転送、自己
診断等をシステム・メモリコ内に収容したプログラムに
従って実行する。
3はこのプログラマブル・コントローラと外部機器との
インターフェースを行なう入出カモジュールであり5 
qはこのプログラマブル・コントローラの動作を制御す
るためのプログラムを格納しておくユーザ・プログラム
・メモリ領域であシ、5はプログラム装置であ夛、6は
内部バスであシ、7はデータメモリである。
かかる構成の本発明プログラマブル・コントローラにお
いて、いま、プログラムの出力命令による演算処理の対
象とすることを禁止するリレーのリレ一番号を列記した
第5図に示すようなテーブルをシステム・メモリー内に
収容しているものとする。
かかる状態において、このプログラマブル・コントロー
ラにプログラムを付与するに当っては、操作者は、第6
図に示すフローチャートに従ってプログラム装置5を操
作することによシ、付与すべきプログラムを作成する。
図示のフローチャートにおいては、ステップS/にて作
成すべきプログラムを格納するユーザプログラムメモI
Jp内%のアドレスを設定したうえで、ステップSJに
てプログラム装置s内のキーを操作してプログラムすべ
き命令を表示し、ついで、ステップS3にて「書込みJ
キーを押下する。このプログラム書込みキー押下の時点
において、ステップS+にて、コ(7)プログラマブル
・コントローラ内に保有しているシステム・プログラム
に従い、いま書込もうとしている命令が出力命令であっ
て、その出力命令による演算の対象とするリレーのリレ
一番号が第5図示のテーブルに列記したリレ一番号に含
まれているか否かを判別し、そのテーブル内に該当する
リレ一番号があった場合には、ステップS7に移行して
警報もしくはエラー表示をするとともに、そのときの命
令の書込みを中止してステップS2に戻シ、以上の過程
をやシ直す。また、ステップsgにて、書込もうとして
いる命令が出力命令ではないか、もしくは、該当するリ
レ一番号がテーブル内に列記してなかった場合には、ス
テップS5に移行してそのときの命令を該当するアドレ
スに書込み、ついて゛、ステップS6にて次の命令に対
するプログラム・アドレスを設定したうえで5ステツプ
S2に戻り、以上の過程を反復し、正しいプログラムを
順次に作成していく。
つぎに、例えば、他のプログラマブル・コントローラ用
のプログラムをカセット・テープ等の記録手段により5
そのプログラマブル・コントロ〜うとはシステム構成が
異なる上述した本発明プログラマブル・コントロ〜うに
移して、同様の動作を本発明プログラマブル・コントロ
ーラに行ナワさせるようにした場合に、演算処理開始に
先立ち、第6図示と同様の過程忙従ってそのプログラム
による出力命令の有意性を検査点検し、本発明プログラ
マブル・コントローラが、他から移したプログラムに従
って不用意に動作を開始するのを防ぐように作成したシ
ステム・プログラムの例を表わしたフローチャートの例
を第7図に示す。図示のシステム・プログラムにおいて
は、まず、ステップS/にて、運転の開始であるか否か
を判別したうえで、ステップ8.2にて、ユーザ・プロ
グラム領域に他から転送したプログラムの各命令が第S
図につき前述した各リレーを演算処理の対象とすること
を禁止した出力命令のテーブル中に存在するか否かを判
別し、存在しておれば、ステップspに移行して警報を
発し、もしくは、エラー表示を行なう。また、入来した
プログラムの命令が第5図示のテーブル中には存在しな
い場合には、ステップS3に移行し、入来プログラムに
従ったシーケンス演算を実行する。
つぎに、キー操作によシブログラムを作成するプログラ
ム装置5におけるキーボードの構成配置の例を第S図に
示す。図示の構成配置において、lIlハプログラマブ
ル・コントローラ本体に接続するためのコネクタであり
、値は作成中のプログラムの各命令を表示する例えば/
6桁コ行の表示器であシ、ダ3はプログラム中に収容す
べき各命令語のキーであシ、lIダはテンキーである。
また、上述の構成配置を有するキーボードを備えたプロ
グラム装置を上述したようにプログラマブル・コントロ
ーラ本体から分離して独立に外付した場合の構成例を第
9図に示す。図示の構成においては、本体装置3/とプ
ログラム装置3コとを接続ケーブル33によ多接続して
あり、本体装置31には、中央処理装置(CPU ) 
//、ユーザプログラムメモリ/+2、システムメモリ
/3.入出カモジュール/ダ、通信インターフェースl
Sを備え、また、プログラム装置32には、中央処理装
置(CPU ) 2/、システム・プログラムメモリ〃
、システム・RAMu。
キーボードJ、表示器Jを備えである。第S図示の出力
命令禁止リレ一番号のテーブルはプログラム装置3コ内
のシステム・プログラムメモリnにすでに格納しである
か、もしくは、装置本体31内のシステム・メモリ13
に格納してあシ、通信インターフェースis 、 gお
よび接続ケーブル33を介してシステムRAM 、l、
?に転送したうえで、第6図示のフローチャートに従っ
てプログラム装置32内にてそのテーブルによシ、プロ
グラム内容の点検を行ない、つねに正しいプログラムが
装置本体31内のユーザプログラムメモリ/コに書込ま
れるようにする。
つぎK、本発明プログラマブル・コントローラにおいて
装置内に記憶する各リレーの第1図および第2図に示し
たのとは異なる割付の例を第1O図および第1/図にそ
れぞれ示す。両者の相違点は、前者が入出力リレーの種
別、リレ一番号等の記憶番地が固定であるのに対して、
後者はg点単位で入出力リレーの種別および番号を任意
に設定し得る点にある。かかるリレー情報のテーブルに
よっても、プログラマブル・コントローラの運転開始前
に入出力カードの構成に関する情報を点検して、入力カ
ードであった場合には、第S図に示した出力命令の対象
とすることを禁止するリレ一番号のテーブルに登録する
ようKしておけば、第7図に示したフローチャートに従
って運転開始前にプログラムを点検することによシ、プ
ログラムの出力命令によシ入カカードに出力するという
矛盾した命令の実行を防止して正しいプログラムの実施
を確保することができる。
tた、プログラマブル・コントローラに数値演算機能を
備えている場合に、その数値演算の結果として生じた桁
上げ、桁下げ、零等の各種フラグを通常のリレーとして
割付けであるとき、あるいは、電池異常、メモリ異常等
の点検診断の結果をも、上述と同様に、それぞれ一つの
リレーとして割付けであるときにも、それらのリレーの
リレ一番号を第5図示の出力命令対象禁止のリレー情報
のテーブルに登録しておくことにより、それらのリレー
情報に基づく第6図示のフローチャートによるプログラ
ム命令の点検を行左い、誤制御を防止することができる
効果 以上の説明から明らか外ように1本発明によれば、プロ
グラマブル・コントローラに固有の「出力命令演算対象
禁止リレー」の情報をプログラマブル・コントローラ自
体もしくは外付のプログラム装置の記憶装置に保有して
おき、プログラム操作時にそのリレー情報を参照してプ
ログラムの誤記憶を防止することにより、プログラム装
置の操作性を著しく向上させることができる。また、プ
ログラム・コントローラの運転開始時に、このリレー情
報を参照してプログラムの有意性を点検することにより
、誤ったプログラムによシブログラマブル・コントロー
ラが運転されるのを防止することができる。
【図面の簡単な説明】
第1図はプログラマブル・コントローラの内蔵する各リ
レーの割付例の説明図、第2図は各リレーの実装位置の
例を示す線図、第3図はプログラマブル・コントローラ
の命令の例を列挙して示す線図、第グ図は本発明プログ
ラマブル・コントローラの構成例を示すブロック線図、
第5図は同じくその出力命令演算対象禁止リレーの情報
の例を示す線図、第6図は同じくその出力命令演算対象
禁止リレーの情報についてプログラムを点検する過程の
例を示すフローチャート、第7図は同じくそのプログラ
ムを点検する過程の他の例を示すフローチャート、第3
図は同じくそのプログラム装置のキーボードの構成配置
の例を示す線図、第9図は本発明プログラマブル・コン
トローラの他ノ構成例を示すブロック線図、第1θ図は
プログラマブル・コントローラの内蔵する各リレーの他
の割付例の説明図、第1/図は各リレーの実装位置の他
の例を示す線図である。 BU・・・基本ユニット、 ZU/ −ZU、?・・・増設ユニット、/・・・CP
Uモジュール、 コ・・・システム・メモリ、 3・・・入出力カード、 弘・・・ユーザプログラムメモリ、 5・・・プログラム装置、 6・・・内部バス、 7・・・データメモリ l/・・・CPU、 /コ・・・ユーザプログラムメモリ、 /3・・・システムメモリ、 /4’・・・入出カモジュール。 /3・・・通信インターフェース コ/・・・(EPU 。 n・・・システムプログラムメモリ、 3・・・システム・RAM 。 コグ・・・キーボード、 3・・・表示器、 26・・・通信インターフェース 3/・・・プログラマブル・コントローラ。 32・・・プログラム装置、 33・・・接続ケーブル 侵・・・接続コネクタ、 Q・・・表示器、 弘3・・・命令語キー、 ググ・・・テンキー。 特許出願人 富士電機製造株式会社 代理人 弁理士  谷     義    −第1図 第2図 第3図 第4図 第9図 第10図 第11図

Claims (1)

  1. 【特許請求の範囲】 1)データメモリ内の各ビットを各種リレーに対応させ
    てリレ一番号を割付け、各リレーのリレ一番号を用いて
    プログラムを作成するようにしたプログラマブル・コン
    トローラにおいて、所定のリレーに関する特性のテーブ
    ルを設け、プログラムの書込み時あるいはプログラムの
    実行開始時に前記テーブルを参照してプログラムの誤書
    込みの防止あるいは有意性の検査を行なうことを特徴と
    するプログラマブル・コン[ローラ。 2)前記プログラムを記憶する記憶装置を本体装置から
    分離可能にしたときに、前記テーブルを前記本体装置か
    ら転送して前記記憶装置に記憶させ、前記プログラムの
    記憶に際して前記テーブルを参照するようにしたことを
    特徴とする特許請求の範囲第1項記載のプログラマブル
    ・コントローラ。
JP58088368A 1983-05-21 1983-05-21 プログラマブル・コントロ−ラ Pending JPS59214907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58088368A JPS59214907A (ja) 1983-05-21 1983-05-21 プログラマブル・コントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58088368A JPS59214907A (ja) 1983-05-21 1983-05-21 プログラマブル・コントロ−ラ

Publications (1)

Publication Number Publication Date
JPS59214907A true JPS59214907A (ja) 1984-12-04

Family

ID=13940849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58088368A Pending JPS59214907A (ja) 1983-05-21 1983-05-21 プログラマブル・コントロ−ラ

Country Status (1)

Country Link
JP (1) JPS59214907A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61195405A (ja) * 1985-02-25 1986-08-29 Matsushita Electric Works Ltd シ−ケンサのプログラマ
JPS63180104A (ja) * 1987-01-21 1988-07-25 Mitsubishi Electric Corp プログラマブルコントロ−ラの制御方式
JPH0267641A (ja) * 1988-09-01 1990-03-07 Fujitsu Ten Ltd コンピユータプログラムのエラー検出方法
JP2007058472A (ja) * 2005-08-24 2007-03-08 Yokogawa Electric Corp ラダープログラム開発支援装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611507A (en) * 1979-07-11 1981-02-04 Koyo Denshi Kogyo Kk Program operating unit for sequence controller
JPS57143608A (en) * 1981-03-03 1982-09-04 Mitsubishi Electric Corp Programming device with crt
JPS57206907A (en) * 1981-06-15 1982-12-18 Hitachi Ltd Sequence forming device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611507A (en) * 1979-07-11 1981-02-04 Koyo Denshi Kogyo Kk Program operating unit for sequence controller
JPS57143608A (en) * 1981-03-03 1982-09-04 Mitsubishi Electric Corp Programming device with crt
JPS57206907A (en) * 1981-06-15 1982-12-18 Hitachi Ltd Sequence forming device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61195405A (ja) * 1985-02-25 1986-08-29 Matsushita Electric Works Ltd シ−ケンサのプログラマ
JPS63180104A (ja) * 1987-01-21 1988-07-25 Mitsubishi Electric Corp プログラマブルコントロ−ラの制御方式
JPH0267641A (ja) * 1988-09-01 1990-03-07 Fujitsu Ten Ltd コンピユータプログラムのエラー検出方法
JP2007058472A (ja) * 2005-08-24 2007-03-08 Yokogawa Electric Corp ラダープログラム開発支援装置
JP4556809B2 (ja) * 2005-08-24 2010-10-06 横河電機株式会社 ラダープログラム開発支援装置

Similar Documents

Publication Publication Date Title
US3890601A (en) Password operated system for preventing unauthorized or accidental computer memory alteration
EP0308805B1 (en) Full-screen input/output application program interface
CA1131365A (en) Programmable controller with data archive
US5042002A (en) Programmable controller with a directed sequencer
EP0048825B1 (en) Microprocessor controlled machine
JPS59214907A (ja) プログラマブル・コントロ−ラ
JPS61239360A (ja) 文書処理装置
JP3359562B2 (ja) プログラム式表示装置用の表示画面作成方法
US5886910A (en) Computer with a check function
EP0115566B1 (en) Method for testing the operation of an i/o controller in a data processing system
JP3951371B2 (ja) ウォッチドッグタイマ及びマイクロコンピュータ
JPS59216250A (ja) 汎用化pc周辺装置の制御方法
JPS62100805A (ja) 制御装置
JPH0547842B2 (ja)
JPS5886650A (ja) ブログラマブル・コントロ−ラ
JPS62215970A (ja) 複写装置
JPS61290585A (ja) Icメモリカ−ド単体試験装置
JPS5931745B2 (ja) 未使用プログラム番号表示方式
JPH0667970A (ja) 拡張記憶装置の保守制御装置
JPH0196725A (ja) マルチウインドウ制御装置
JPS5914060A (ja) メモリバンク切換回路
JPS59123056A (ja) 冗長機能自動切替システム
JPS6053330B2 (ja) プログラム書き込み方式
JPH047878B2 (ja)
JPS6138508B2 (ja)