JPS59213284A - 電力変換装置の電流検出装置 - Google Patents
電力変換装置の電流検出装置Info
- Publication number
- JPS59213284A JPS59213284A JP58085957A JP8595783A JPS59213284A JP S59213284 A JPS59213284 A JP S59213284A JP 58085957 A JP58085957 A JP 58085957A JP 8595783 A JP8595783 A JP 8595783A JP S59213284 A JPS59213284 A JP S59213284A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- drain
- source
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、スイッチング素子として電界効果形トランジ
スタを使用したインバータ装置などの電力変換装置にお
ける電流検出装置に係り、特に、電力変換装置の主電流
通路に特別な装置を設けることなく、その主電流通路に
流れる電流の測定を可能にした電流検出装置に関する。
スタを使用したインバータ装置などの電力変換装置にお
ける電流検出装置に係り、特に、電力変換装置の主電流
通路に特別な装置を設けることなく、その主電流通路に
流れる電流の測定を可能にした電流検出装置に関する。
インバータ装置などの電力変換装置においては、多様化
する性能要求に対応して種々の制御特性の付与が必要に
なり、このため、動作状態を常時適確に検出するための
各種の検出装置が必要になってきたが、このような検出
装置の一つに電流検出装置がある。
する性能要求に対応して種々の制御特性の付与が必要に
なり、このため、動作状態を常時適確に検出するための
各種の検出装置が必要になってきたが、このような検出
装置の一つに電流検出装置がある。
第１図に従来のインバータ装置における電流検出装置の
一例を示す。
一例を示す。
この第１図において、Ｔｒ１ないしＴｒ６はインバータ
装置のスイッチング素子を構成するトランジスタで、直
流電源からの電力を三相交流に変換して負荷となる三相
誘導電動機ＩＭに供給する。
装置のスイッチング素子を構成するトランジスタで、直
流電源からの電力を三相交流に変換して負荷となる三相
誘導電動機ＩＭに供給する。
ＣＴ１〜ＣＴ３はインバータ装置の三相の出力Ｕ，Ｖ，
Ｗにそれぞれ設けた変流器で、これらの変流器ＣＴ１〜
ＣＴ３の２次側電流な抵抗Ｒによって電圧に変換し、整
流回路で電流信号Ｖｃを得る。
Ｗにそれぞれ設けた変流器で、これらの変流器ＣＴ１〜
ＣＴ３の２次側電流な抵抗Ｒによって電圧に変換し、整
流回路で電流信号Ｖｃを得る。
また、これとは別に、分流抵抗ＳＨを用い、この抵抗Ｓ
Ｈに発生する電圧降下により電流を検出する装置も用い
られている。
Ｈに発生する電圧降下により電流を検出する装置も用い
られている。
このように、従来は、測定すべき主回路中に接続した変
流器や分流抵抗を用いて電流の検出を行なっていたため
、コストアップやスペースの増加或いは余分な電力損失
が発生するなどの欠点があった。
流器や分流抵抗を用いて電流の検出を行なっていたため
、コストアップやスペースの増加或いは余分な電力損失
が発生するなどの欠点があった。
本発明の目的は、上記した従来技術の欠点を除き、変流
器や分流抵抗など余分な装置を主回路中に挿入すること
なく、正確に主回路電流を検出することができる電流検
出装置を提供するにある。
器や分流抵抗など余分な装置を主回路中に挿入すること
なく、正確に主回路電流を検出することができる電流検
出装置を提供するにある。
〔発明の概要〕
この目的を達成するため、本発明は、スイッチング素子
として電界効果形トランジスタ（以下、ＦＥＴという）
を用いた電力変換装置において、そのＦＥＴがオン状態
にあるとき、そのソース・ドレイン間の電圧降下を測定
し、この測定値から主回路に流れる電流を検出するよう
にしたもので、オン状態にあるＦＥＴには主回路の電流
が流れ、しかも、オン状態にあるＦＥＴのソース・ドレ
イン間の抵抗（以下これをオン抵抗という）が第２図に
示すように純抵抗特性を示すことを利用した点を特徴と
するものである。なお、第２図でＶＤＳはＦＥＴのソー
ス・ドレイン間の電圧降下、ＩＤはドレイン電流を表わ
す。また、第３図は比較のために示したバイポーラトラ
ンジスタの特性で、ＶＣＥはコレクタ・エミッタ間電圧
降下、ＩＣはコレクタ電流である。
として電界効果形トランジスタ（以下、ＦＥＴという）
を用いた電力変換装置において、そのＦＥＴがオン状態
にあるとき、そのソース・ドレイン間の電圧降下を測定
し、この測定値から主回路に流れる電流を検出するよう
にしたもので、オン状態にあるＦＥＴには主回路の電流
が流れ、しかも、オン状態にあるＦＥＴのソース・ドレ
イン間の抵抗（以下これをオン抵抗という）が第２図に
示すように純抵抗特性を示すことを利用した点を特徴と
するものである。なお、第２図でＶＤＳはＦＥＴのソー
ス・ドレイン間の電圧降下、ＩＤはドレイン電流を表わ
す。また、第３図は比較のために示したバイポーラトラ
ンジスタの特性で、ＶＣＥはコレクタ・エミッタ間電圧
降下、ＩＣはコレクタ電流である。
以下、発明による電流検出装置の実施例を図面について
説明する。
説明する。
第４図は本発明の一実施例で、１、２はＭＯＳ形ＦＥＴ
、１０は負荷、１１、１２は電圧検出回路、１３、１４
はアナログゲート、１５は反転回路、１６、１７はダイ
オード、１８はアナログ加算器である。なお、この第４
図の実施例はスイッチング素子としてＦＥＴを用いたイ
ンバータ装置の一部を示し、ＭＯＳ形ＦＥＴ１、２はそ
の１アーム分を示したものと考えればよい。
、１０は負荷、１１、１２は電圧検出回路、１３、１４
はアナログゲート、１５は反転回路、１６、１７はダイ
オード、１８はアナログ加算器である。なお、この第４
図の実施例はスイッチング素子としてＦＥＴを用いたイ
ンバータ装置の一部を示し、ＭＯＳ形ＦＥＴ１、２はそ
の１アーム分を示したものと考えればよい。
ＭＯＳ形ＦＥＴ１と２はそれぞれのオン状態が重ならな
いようにしてオン・オフ制御され、直流電圧Ｅをスイッ
チングして例えばＩＭ（誘導電動機）などの負荷１０に
交流電力を供給する。
いようにしてオン・オフ制御され、直流電圧Ｅをスイッ
チングして例えばＩＭ（誘導電動機）などの負荷１０に
交流電力を供給する。
Ａ電圧検出回路１１は正極側のＦＥＴ１のソース・ドレ
イン間に並列に接続され、他方、Ｂ電圧検出回路１２は
負極側のＦＥＴ２のソース・ドレイン間に接続され、そ
れぞれＦＥＴ１又は２のソース・ドレイン間の電圧を検
出し、検出信号ａ、ｂを発生する働きをする。なお、Ｆ
ＥＴ１又は２がオフ状態になったときには、そのオフに
なったＦＥＴのソース・ドレイン間に電源電圧Ｅに近い
電圧を発生するので、これらの電圧検出回路１１及び１
２の入力にはツエナーダイオードなどを用いた電圧制限
回路が設けられている。
イン間に並列に接続され、他方、Ｂ電圧検出回路１２は
負極側のＦＥＴ２のソース・ドレイン間に接続され、そ
れぞれＦＥＴ１又は２のソース・ドレイン間の電圧を検
出し、検出信号ａ、ｂを発生する働きをする。なお、Ｆ
ＥＴ１又は２がオフ状態になったときには、そのオフに
なったＦＥＴのソース・ドレイン間に電源電圧Ｅに近い
電圧を発生するので、これらの電圧検出回路１１及び１
２の入力にはツエナーダイオードなどを用いた電圧制限
回路が設けられている。
アナログゲート１３、１４はそれぞれＦＥＴ１又は２が
オン状態に制御されたとき、それに合わせて同じタイミ
ングで開くように制御される。
オン状態に制御されたとき、それに合わせて同じタイミ
ングで開くように制御される。
反転回路１５は信号ｂ′の極性を反転し、信号ｃを得る
働きをする。
働きをする。
ダイオード１６、１７はアナログゲート１４及び１５の
出力信号ａ′及びｃの正方向成分だけを抽出する働きを
する。
出力信号ａ′及びｃの正方向成分だけを抽出する働きを
する。
アナログ加算器１８は信号ａ′、ｃの正方向成分をそれ
ぞれ加算して電流検出信号を得る動きをする。
ぞれ加算して電流検出信号を得る動きをする。
次に、この実施例の動作を第５図の波形図によって説明
する。
する。
負荷１０がＩＭなどの誘導性負荷であったとすると、Ｆ
ＥＴ１がオンしている期間ＴＡにおいてアナログゲート
１３の出力に現われる信号ａ′は第５図の（イ）に示す
ようになる。そして、この信号ａ′の波形は、オン状態
にあるＦＥＴ１のソース・ドレイン間が第２図に示した
ように純抵抗特性を呈することから、この期間ＴＡにＦ
ＥＴ１のソース・ドレイン間に流れた主電流の波形に正
確に対応したものとなる。なお、この期間ＴＡの一部も
逆方向の電圧が現われているのはＦＥＴのダイオード特
性の為で、このときの電圧はＦＥＴ１のソース・ドレイ
ン間の電流波形とは一致しない。また、第５図（ロ）は
アナログゲート１３のゲート信号ＡＯＮを示したもので
ある。
ＥＴ１がオンしている期間ＴＡにおいてアナログゲート
１３の出力に現われる信号ａ′は第５図の（イ）に示す
ようになる。そして、この信号ａ′の波形は、オン状態
にあるＦＥＴ１のソース・ドレイン間が第２図に示した
ように純抵抗特性を呈することから、この期間ＴＡにＦ
ＥＴ１のソース・ドレイン間に流れた主電流の波形に正
確に対応したものとなる。なお、この期間ＴＡの一部も
逆方向の電圧が現われているのはＦＥＴのダイオード特
性の為で、このときの電圧はＦＥＴ１のソース・ドレイ
ン間の電流波形とは一致しない。また、第５図（ロ）は
アナログゲート１３のゲート信号ＡＯＮを示したもので
ある。
同様に、ＦＥＴ２がオンされたとき、アナログゲート１
４のゲート入力に第５図（ニ）に示すゲート信号ＢＯＮ
を供給し、このゲート１４の出力に得られる信号ｂ′は
第５図（ハ）に示すようになり、これもＦＥＴ２がオン
状態でそのソース・ドレイン間が純抵抗を呈する状態に
なっているため、この信号ｂ′の波形もＦＥＴ２のソー
ス・ドレイン間を流れる主電流の波形に正確に対応して
いる。なお、この場合でも、信号ｂ′の負極性部分はダ
イオード特性のため、正確なものとはならない。このア
ナログゲート１４の出力信号ｂ′は反転回路１５で極性
反転され、第５図（ホ）に示す信号ｃが得られる。
４のゲート入力に第５図（ニ）に示すゲート信号ＢＯＮ
を供給し、このゲート１４の出力に得られる信号ｂ′は
第５図（ハ）に示すようになり、これもＦＥＴ２がオン
状態でそのソース・ドレイン間が純抵抗を呈する状態に
なっているため、この信号ｂ′の波形もＦＥＴ２のソー
ス・ドレイン間を流れる主電流の波形に正確に対応して
いる。なお、この場合でも、信号ｂ′の負極性部分はダ
イオード特性のため、正確なものとはならない。このア
ナログゲート１４の出力信号ｂ′は反転回路１５で極性
反転され、第５図（ホ）に示す信号ｃが得られる。
信号ａ′とｃはそれぞれダイオード１６、１７を介して
加算器１８に供給されることにより、これらの信号ａ′
とｃのダイオード特性による部分が除かれた上で加算さ
れ、第５図（ヘ）に示すような交流の検出信号ｄとなる
。
加算器１８に供給されることにより、これらの信号ａ′
とｃのダイオード特性による部分が除かれた上で加算さ
れ、第５図（ヘ）に示すような交流の検出信号ｄとなる
。
そして、このようなインバータ装置では、そのアームの
スイッチング素子であるＦＥＴ１と２とは、正常な動作
状態では必ず交互にオン状態に制御され、同時にオン状
態に制御されることは絶対にないから、これらＦＥＴ１
、２に流れる電流は負荷１０に流れる電流そのものであ
り、従って、検出信号ｄは負荷１０の電流に正確に対応
したものとなり、この検出信号ｄの演算により負荷１０
の電流を測定することができる。
スイッチング素子であるＦＥＴ１と２とは、正常な動作
状態では必ず交互にオン状態に制御され、同時にオン状
態に制御されることは絶対にないから、これらＦＥＴ１
、２に流れる電流は負荷１０に流れる電流そのものであ
り、従って、検出信号ｄは負荷１０の電流に正確に対応
したものとなり、この検出信号ｄの演算により負荷１０
の電流を測定することができる。
従って、この実施例によれば、変流器や分流抵抗などの
余分な装置を主電流通路に設けることなく、負荷１０に
流れる電流を充分正確に測定でき、インバータ装置の制
御に利用することができる。
余分な装置を主電流通路に設けることなく、負荷１０に
流れる電流を充分正確に測定でき、インバータ装置の制
御に利用することができる。
次に、第６図は本発明を３相のインバータ装置に適用し
た場合の一実施例で、５、６、７はＭＯＳ形ＦＥＴ、２
０、２１、２２は電圧検出回路、２３、２４、２５はア
ナログゲート、２６、２７、２８はダイオード、２９は
アナログ加算器であり、ＩＭなどの負荷１０は第４図の
実施例と同じである。
た場合の一実施例で、５、６、７はＭＯＳ形ＦＥＴ、２
０、２１、２２は電圧検出回路、２３、２４、２５はア
ナログゲート、２６、２７、２８はダイオード、２９は
アナログ加算器であり、ＩＭなどの負荷１０は第４図の
実施例と同じである。
ＦＥＴ５〜７は３相インバータ装置の各アームの負極側
のスイッチング素子となるものである。
のスイッチング素子となるものである。
電圧検出回路２０〜２２は第４図の実施例における電圧
検出回路１２と同じものである。
検出回路１２と同じものである。
アナログゲート２３〜２５とダイオード２６〜２８も第
４図の実施例におけるアナログゲート１３、１４とダイ
オード１６、１７と同じものである。
４図の実施例におけるアナログゲート１３、１４とダイ
オード１６、１７と同じものである。
加算器２９は３入力加算形のものである。
この第６図の実施例の動作は第７図の波形図に示したと
おりで、ＦＥＴ５がオンしているときには信号Ｂ１ＯＮ
によりゲート２３が開くので、オン状態にあるＦＥＴ５
のソース・エミッタ間の電圧が電圧検出回路２０で検出
され、ゲート２３の出力に信号ｉとして供給される。
おりで、ＦＥＴ５がオンしているときには信号Ｂ１ＯＮ
によりゲート２３が開くので、オン状態にあるＦＥＴ５
のソース・エミッタ間の電圧が電圧検出回路２０で検出
され、ゲート２３の出力に信号ｉとして供給される。
同じように、ＦＥＴ６がオンしたときには信号Ｂ２ＯＮ
によりゲート２４が開き、ＦＥＴ７がオンしているとき
には信号Ｂ３ＯＮによりゲート２５が開くため、それぞ
れのＦＥＴ６又は７のソース・エミッタ間の電圧が信号
ｊ，ｋとして各ゲート２４、２５の出力に得られる。
によりゲート２４が開き、ＦＥＴ７がオンしているとき
には信号Ｂ３ＯＮによりゲート２５が開くため、それぞ
れのＦＥＴ６又は７のソース・エミッタ間の電圧が信号
ｊ，ｋとして各ゲート２４、２５の出力に得られる。
これらの信号ｉ，ｊ，ｋには、第４図。第５図の場合と
同じで、ＦＥＴのダイオード特性による負方向電圧部分
を含んでいるから、これをダイオード２６〜２８で除き
、加算器２９で加算することにより電流検出信号ｌが得
られる。
同じで、ＦＥＴのダイオード特性による負方向電圧部分
を含んでいるから、これをダイオード２６〜２８で除き
、加算器２９で加算することにより電流検出信号ｌが得
られる。
この実施例の場合でも、負荷１０に流れる電流はＦＥＴ
５〜７のいずれかを必ず通って流れるから、加算器２９
から得られた電流検出信号ｌの演算により負荷１０に供
給される電流を正確に測定することができる。
５〜７のいずれかを必ず通って流れるから、加算器２９
から得られた電流検出信号ｌの演算により負荷１０に供
給される電流を正確に測定することができる。
なお、この第６図の実施例では、インバータ装置の各ア
ームのＦＥＴのうち負極側のＦＥＴから電流を検出する
ようにしているが、正極側のＦＥＴによっても同様な結
果を得ることができる。
ームのＦＥＴのうち負極側のＦＥＴから電流を検出する
ようにしているが、正極側のＦＥＴによっても同様な結
果を得ることができる。
ところで、以上の実施例でインバータ装置のスイッチン
グ素子として使用したＭＯＳ形ＦＥＴのオン抵抗には、
僅かではあるが正の温度依存性がある。
グ素子として使用したＭＯＳ形ＦＥＴのオン抵抗には、
僅かではあるが正の温度依存性がある。
そこで、本発明による電流検出をさらに高精度にするた
めには、温度補正要素を盛込んだ検出を行なってやれば
よい。
めには、温度補正要素を盛込んだ検出を行なってやれば
よい。
第８図はこのような高精度化のために使用する補正回路
の一例を示したもので、オペアンプ３０と抵抗３１〜３
３、それにサーミスタ３４からなる負帰還増幅回路で補
正回路を構成したものである。
の一例を示したもので、オペアンプ３０と抵抗３１〜３
３、それにサーミスタ３４からなる負帰還増幅回路で補
正回路を構成したものである。
抵抗３１は入力抵抗、抵抗３３とサーミスタ３４が帰還
抵抗を構成しているため、２の回路によって得られるゲ
インｌｏ／ｌｉは次式のようになる。
抵抗を構成しているため、２の回路によって得られるゲ
インｌｏ／ｌｉは次式のようになる。
ここで、ｌｉは入力電圧、ｌｏは出力電圧、Ｒ３１、Ｒ
３３、Ｒ３４はそれぞれ抵抗３１、３３、サーミスタ３
４の抵抗値である。
３３、Ｒ３４はそれぞれ抵抗３１、３３、サーミスタ３
４の抵抗値である。
そこで、サーミスタ３４をＦＥＴ１，２、５〜７のいず
れかの冷却フインに埋込んで、これらＦＥＴの温度とほ
ぼ同じ温度になるようにしておけば、ＦＥＴの温度が上
昇してそのオン抵抗が増加すると、それに応じてサーミ
スタ３４の抵抗が減少し、補正回路のゲインが低下する
ようにできる。
れかの冷却フインに埋込んで、これらＦＥＴの温度とほ
ぼ同じ温度になるようにしておけば、ＦＥＴの温度が上
昇してそのオン抵抗が増加すると、それに応じてサーミ
スタ３４の抵抗が減少し、補正回路のゲインが低下する
ようにできる。
従って、ＦＥＴのオン抵抗の温度特性に合わせてサーミ
スタ３４の温度特性を所定のものに選択し、電流検出信
号ｄ（第４図の実施例）又はｌ（第６図の実施例）を入
力電圧ｌｉとして補正回路に供給してやれば、その出力
電力ｌｏとして温度補償された正確な電流検出信号が得
られ、さらに正確な電流検出を行なうことができる。
スタ３４の温度特性を所定のものに選択し、電流検出信
号ｄ（第４図の実施例）又はｌ（第６図の実施例）を入
力電圧ｌｉとして補正回路に供給してやれば、その出力
電力ｌｏとして温度補償された正確な電流検出信号が得
られ、さらに正確な電流検出を行なうことができる。
次に、本発明による電流検出装置の応用例について説明
する。
する。
第９図は第４図の実施例と同じ構成の電流検出回路４０
をインバータ装置に適用し、モートルの定電流加速制御
を行なうようにした応用例で、インバータ部の電流検出
信号ｄが規定値より小さいときにはインバータ出力周波
数と電圧の増加を行なわせ、モートルの負荷が重くて電
流が多く流れたときには、検出信号ｄの増加によりイン
バータ出力周波数と電圧の増加を止めるようにし、これ
によりモートルの定電流加速を行なわせるようにしたも
のである。
をインバータ装置に適用し、モートルの定電流加速制御
を行なうようにした応用例で、インバータ部の電流検出
信号ｄが規定値より小さいときにはインバータ出力周波
数と電圧の増加を行なわせ、モートルの負荷が重くて電
流が多く流れたときには、検出信号ｄの増加によりイン
バータ出力周波数と電圧の増加を止めるようにし、これ
によりモートルの定電流加速を行なわせるようにしたも
のである。
次に第１０図はインバータ部のＦＥＴを過電流から保護
する装置に適用した例で、第６図の実施例と同じ構成の
電流検出回路５０を用いたものである。
する装置に適用した例で、第６図の実施例と同じ構成の
電流検出回路５０を用いたものである。
インバータ部の電流が過大になり、電流検出回路５０か
らの電流検出信号ｌが設定値を超えたら、その状態をラ
ッチし、それ以後、インバータ部に対するゲート信号の
供給をしゃ断し、ＦＥＴを保護するようにしたものであ
る。
らの電流検出信号ｌが設定値を超えたら、その状態をラ
ッチし、それ以後、インバータ部に対するゲート信号の
供給をしゃ断し、ＦＥＴを保護するようにしたものであ
る。
なお、以上の説明では、インバータ装置の電流検出につ
いて示したが、本発明はこれに限らず、主電流のスイッ
チングをＦＥＴによって行なうようにした電力変換装置
などのような装置にも適用可能で、例えばスイッチング
・レギュレータ装置などに適用してもよい。
いて示したが、本発明はこれに限らず、主電流のスイッ
チングをＦＥＴによって行なうようにした電力変換装置
などのような装置にも適用可能で、例えばスイッチング
・レギュレータ装置などに適用してもよい。
また、上記実施例では、いずれもＭＯＳ形ＦＥＴによる
ものについて説明したが、接合形ＦＥＴに対しても全く
同様に適用可能なことはいうまでもない。
ものについて説明したが、接合形ＦＥＴに対しても全く
同様に適用可能なことはいうまでもない。
以上説明したように、本発明によれば、主回路中に挿入
されているＦＥＴがオン状態にあるときのソース・エミ
ッタ間の電圧を取り出すだけで、常に正確に主回路に流
れる電流を測定することができるから、変流器や分流抵
抗など主回路電流の測定に必要な装置を主回路中に余分
に設ける必要がなくなり、従来技術の欠点を除き、従来
、変流器や分流抵抗を用いて行なっていた電力変換装置
の各種の制御、例えばインバータ装置の高効率制御、ベ
クトル制御などをローコストでしかも少ないスペースで
、その上、余分な電力損失を生じることなく行なうこと
ができる電流検出装置を提供することができる。
されているＦＥＴがオン状態にあるときのソース・エミ
ッタ間の電圧を取り出すだけで、常に正確に主回路に流
れる電流を測定することができるから、変流器や分流抵
抗など主回路電流の測定に必要な装置を主回路中に余分
に設ける必要がなくなり、従来技術の欠点を除き、従来
、変流器や分流抵抗を用いて行なっていた電力変換装置
の各種の制御、例えばインバータ装置の高効率制御、ベ
クトル制御などをローコストでしかも少ないスペースで
、その上、余分な電力損失を生じることなく行なうこと
ができる電流検出装置を提供することができる。
第１図は従来の電流検出装置を備えたインバータ装置の
一例を示す回路図、第２図は電界効果形トランジスタの
特性図、第３図はバイポーラトランジスタの特性図、第
４図は本発明による電流検出装置の一実施例を示すブロ
ック図、第５図（イ）、（ロ）、（ハ）、（ニ）、（ホ
）、（ヘ）はそ の動作説明用の波形図、第６図は本発明の他の一実施例
を示すブロック図、第７図（イ）、（ロ）、（ハ）、（
ニ）、（ホ）、（へ）（ト）はその動作説明用の波形図
、第８図は補正回路の一実施例を示す回路図、第９図は
本発明の応用例を示すブロック図、第１０図は本発明の
他の応用例を示すブロック図である。 １、２、５、６、７・・・・・・ＭＯＳ形ＦＥＴ、１１
、１２、２０、２１、２２・・・・・・電圧検出回路、
１３、１４、２３、２４、２５・・・・・・アナログゲ
ート、１６、１７、２６、２７、２８・・・・・・ダイ
オード、１８、２９・・・・・・アナログ加算器。 代理人 弁理士 武 顕次郎
一例を示す回路図、第２図は電界効果形トランジスタの
特性図、第３図はバイポーラトランジスタの特性図、第
４図は本発明による電流検出装置の一実施例を示すブロ
ック図、第５図（イ）、（ロ）、（ハ）、（ニ）、（ホ
）、（ヘ）はそ の動作説明用の波形図、第６図は本発明の他の一実施例
を示すブロック図、第７図（イ）、（ロ）、（ハ）、（
ニ）、（ホ）、（へ）（ト）はその動作説明用の波形図
、第８図は補正回路の一実施例を示す回路図、第９図は
本発明の応用例を示すブロック図、第１０図は本発明の
他の応用例を示すブロック図である。 １、２、５、６、７・・・・・・ＭＯＳ形ＦＥＴ、１１
、１２、２０、２１、２２・・・・・・電圧検出回路、
１３、１４、２３、２４、２５・・・・・・アナログゲ
ート、１６、１７、２６、２７、２８・・・・・・ダイ
オード、１８、２９・・・・・・アナログ加算器。 代理人 弁理士 武 顕次郎
Claims (1)
- 【特許請求の範囲】 １、電界効果形トランジスタなスイッチング素子として
使用した電力変換装置において、上記電界効果形トラン
ジスタのソース・ドレイン間の電圧を検出する手段と、
上記電界効果形トランジスタがオン状態に制御されたと
きだけ開くゲート手段とを設け、上記電界効果形トラン
ジスタのソース・ドレイン間電圧により電力変換装置の
主回路電流を検出するように構成したことを特徴とする
電力変換装置の電流検出装置。 ２、特許請求の範囲第１項において、上記電界効果形ト
ランジスタのソース・ドレイン間の電圧な検出する手段
が、上記電界効果形トランジスタの温度に応じた補償特
性を有するように構成したことを特徴とする電力変換装
置の電流検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085957A JPS59213284A (ja) | 1983-05-18 | 1983-05-18 | 電力変換装置の電流検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085957A JPS59213284A (ja) | 1983-05-18 | 1983-05-18 | 電力変換装置の電流検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59213284A true JPS59213284A (ja) | 1984-12-03 |
| JPH0368634B2 JPH0368634B2 (ja) | 1991-10-29 |
Family
ID=13873222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085957A Granted JPS59213284A (ja) | 1983-05-18 | 1983-05-18 | 電力変換装置の電流検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59213284A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086923A (ja) * | 2003-09-09 | 2005-03-31 | Toyota Central Res & Dev Lab Inc | インバータ出力電流測定装置 |
| JP2010029024A (ja) * | 2008-07-23 | 2010-02-04 | Denso Corp | 電力変換装置 |
-
1983
- 1983-05-18 JP JP58085957A patent/JPS59213284A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086923A (ja) * | 2003-09-09 | 2005-03-31 | Toyota Central Res & Dev Lab Inc | インバータ出力電流測定装置 |
| JP2010029024A (ja) * | 2008-07-23 | 2010-02-04 | Denso Corp | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0368634B2 (ja) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7310001B2 (en) | Current sensing method and current sensing device, power conversion device using this current sensing device, and vehicle using this power conversion device | |
| JP3220427B2 (ja) | 電源回路 | |
| US4626954A (en) | Solid state power controller with overload protection | |
| CN102455382B (zh) | 功率半导体器件的电流检测电路 | |
| US5159516A (en) | Overcurrent-detection circuit | |
| US8049523B2 (en) | Current sensing on a MOSFET | |
| US9664730B2 (en) | System for measuring soft starter current and method of making same | |
| JPH04252611A (ja) | 静的スイッチ | |
| US6496049B2 (en) | Semiconductor integrated circuit having a current control function | |
| US9103852B2 (en) | Direct current sensing circuit and circuit interrupter including the same | |
| JP2888729B2 (ja) | 出力短絡保護回路 | |
| JPS59213284A (ja) | 電力変換装置の電流検出装置 | |
| US20230261646A1 (en) | Controller of power transisor and control method thereof | |
| JPH03207214A (ja) | パワートランジスタの過負荷保護駆動回路 | |
| JPH0630579A (ja) | 電流検出回路 | |
| JPH10243664A (ja) | 出力電流方向判別方法およびその方法を用いたインバータ | |
| JP3474775B2 (ja) | インバータ制御用半導体装置 | |
| JPH02260712A (ja) | スイッチ回路 | |
| JP6642074B2 (ja) | スイッチング素子の駆動装置 | |
| JP7246459B1 (ja) | 電力変換装置 | |
| JP2002250746A (ja) | 絶縁型電流検出器 | |
| JP2836382B2 (ja) | 直流電源 | |
| JP3678286B2 (ja) | 同期整流回路 | |
| SU1720123A1 (ru) | Устройство дл защиты транзисторного преобразовател посто нного напр жени от перегрузок | |
| JPH0345846B2 (ja) |