JPS5921217B2 - アステ−ブルマルチバイブレ−タ - Google Patents
アステ−ブルマルチバイブレ−タInfo
- Publication number
- JPS5921217B2 JPS5921217B2 JP52072411A JP7241177A JPS5921217B2 JP S5921217 B2 JPS5921217 B2 JP S5921217B2 JP 52072411 A JP52072411 A JP 52072411A JP 7241177 A JP7241177 A JP 7241177A JP S5921217 B2 JPS5921217 B2 JP S5921217B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- charging
- resistor
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【発明の詳細な説明】
本発明は出力矩形波のＨレベル期間とＬレベル期間が独
立して設定出来るアステーブルマルチバイブレークを１
個のコンデンサを用いて構成するものである。
立して設定出来るアステーブルマルチバイブレークを１
個のコンデンサを用いて構成するものである。
従来より最も多く用いられているアステーブルマルチバ
イブレータとしては第１図に示すようなものがあげられ
るが、第１図の回路の場合、出力端子０に現われる矩形
波のＨレベル期間とＬレベル期間の長さはそれぞれ抵抗
１とコンデンサ２による時定数、抵抗３とコンデンサ４
による時定数を適当に運ぶことによって独立して設定す
ることができるが、回路が対称形になっているため、コ
ンデンサを２個必要とする欠点があった。
イブレータとしては第１図に示すようなものがあげられ
るが、第１図の回路の場合、出力端子０に現われる矩形
波のＨレベル期間とＬレベル期間の長さはそれぞれ抵抗
１とコンデンサ２による時定数、抵抗３とコンデンサ４
による時定数を適当に運ぶことによって独立して設定す
ることができるが、回路が対称形になっているため、コ
ンデンサを２個必要とする欠点があった。
ちなみに、回路をモノリシックＩＣ化する場合にはこれ
らのコンデンサはＩＣの内部で形成することは難しく、
そのためＩＣの端子数が増加したり、外付部品が増加す
るなどの問題があった。
らのコンデンサはＩＣの内部で形成することは難しく、
そのためＩＣの端子数が増加したり、外付部品が増加す
るなどの問題があった。
本発明のアステーブルマルチバイブレークは以上のよう
な問題を解消するものである。
な問題を解消するものである。
第２図は本発明の一実施例におけるアステーブルマルチ
バイブレークのブロック化した回路結線図を示したもの
で、スイッチ５の共通接点５ａならびに同常閉接点５ｂ
を介してプラス側給電線路６とマイナス側給電線路（接
地点）７の間には抵抗８とコンデンサ９による充電回路
が接続され、前記コンデンサ９の充電電圧は第１の電圧
コンパレータ１０の非反転入力端子１０ａに印加され、
同反転入力端子１０ｂには第１の指令電圧１１が印加さ
れ、前記電圧コンパレータ１０の出力端子１０ｃは前記
スイッチ５の制御電極５ｄに接続されている。
バイブレークのブロック化した回路結線図を示したもの
で、スイッチ５の共通接点５ａならびに同常閉接点５ｂ
を介してプラス側給電線路６とマイナス側給電線路（接
地点）７の間には抵抗８とコンデンサ９による充電回路
が接続され、前記コンデンサ９の充電電圧は第１の電圧
コンパレータ１０の非反転入力端子１０ａに印加され、
同反転入力端子１０ｂには第１の指令電圧１１が印加さ
れ、前記電圧コンパレータ１０の出力端子１０ｃは前記
スイッチ５の制御電極５ｄに接続されている。
また、前記電圧コンパレータ１０のプラス側給電端子１
０ｄはプラス側給電線路６に接続され、同マイナス側給
電端子１０ｅはマイナス側給電線路７に接続されている
。
０ｄはプラス側給電線路６に接続され、同マイナス側給
電端子１０ｅはマイナス側給電線路７に接続されている
。
さらに、前記コンデンサ９の充電電圧は第２の電圧コン
パレータ１２の非反転入力端子１２ａに印加され、前記
電圧コンパレータ１２の反転入力端子１２ｂには第２の
指令電圧１３が印加され、同出力端子１２ｃは前記スイ
ッチ５の制御電極５ｄに接続され、同プラス側給電端子
１２ｄは前記スイッチ５の常開接点５ｃに接続され、同
マイナス側給電端子１２ｅはマイナス側給電端子７に接
続されている。
パレータ１２の非反転入力端子１２ａに印加され、前記
電圧コンパレータ１２の反転入力端子１２ｂには第２の
指令電圧１３が印加され、同出力端子１２ｃは前記スイ
ッチ５の制御電極５ｄに接続され、同プラス側給電端子
１２ｄは前記スイッチ５の常開接点５ｃに接続され、同
マイナス側給電端子１２ｅはマイナス側給電端子７に接
続されている。
尚、プラス側給電線路６はプラス側給電端子σに接続さ
れている。
れている。
さて、第２図の回路において、時刻１＝１８でプラス側
給電線路６に電源電圧Ｅ。
給電線路６に電源電圧Ｅ。
を印加すると、電源電圧が印加された直後はコンデンサ
９の両端の電圧は零であるので電圧コンパレータ１０に
は出力が現われず、抵抗８を介して前記コンデンサ９に
充電が行なわれる。
９の両端の電圧は零であるので電圧コンパレータ１０に
は出力が現われず、抵抗８を介して前記コンデンサ９に
充電が行なわれる。
前記コンデンサ９の充電電圧が徐々に上昇して第１の指
令電圧Ｅ１を越えたとき、前記電圧コンパレータ１０の
出力がスイッチ５の制御電極５ｄに印加され、前記スイ
ッチ５の共通接点５ａは同常開接点５ｃに接続される。
令電圧Ｅ１を越えたとき、前記電圧コンパレータ１０の
出力がスイッチ５の制御電極５ｄに印加され、前記スイ
ッチ５の共通接点５ａは同常開接点５ｃに接続される。
ここで、第２の指令電圧Ｅ２を前記第１の指令電圧Ｅ１
よりも小さく設定しておくと、前記スイッチ５の共通接
点５ａが同常開接点５ｃに接続された直後に第２の電圧
コンパレータ１２の出力が前記スイッチ５の制御電極５
ｄに印加される。
よりも小さく設定しておくと、前記スイッチ５の共通接
点５ａが同常開接点５ｃに接続された直後に第２の電圧
コンパレータ１２の出力が前記スイッチ５の制御電極５
ｄに印加される。
前記スイッチ５の共通接点５ａが同常開接点５ｃに接続
されると同時にコンデンサ９への充電は遮断され、以後
は電圧コンパレータ１０および１２の入力抵抗、コンデ
ンサ９自身の損失抵抗などによって前記コンデンサ９の
充ｉｔ荷は徐々に放電されるので、第１の電圧コンパレ
ータ１０の出力は零に戻るが、前記コンデンサ９の充電
電圧が第２の指令電圧Ｅ２に等しくなるまでは電２の電
圧コンパレータ１２の出力が保持されるので、前記スイ
ッチ５の共通接点５ａは同常開接点５ｃに接続されたま
まとなる。
されると同時にコンデンサ９への充電は遮断され、以後
は電圧コンパレータ１０および１２の入力抵抗、コンデ
ンサ９自身の損失抵抗などによって前記コンデンサ９の
充ｉｔ荷は徐々に放電されるので、第１の電圧コンパレ
ータ１０の出力は零に戻るが、前記コンデンサ９の充電
電圧が第２の指令電圧Ｅ２に等しくなるまでは電２の電
圧コンパレータ１２の出力が保持されるので、前記スイ
ッチ５の共通接点５ａは同常開接点５ｃに接続されたま
まとなる。
前記コンデンサ９の充電電圧が徐々に減少し、第２の指
令電圧Ｅ２に等しくなると、第２の電圧コンパレータ１
２の出力も零に戻るので、前記スイッチ５の共通接点５
ａは再び同常閉接点５ｂに接続され、抵抗８を介してコ
ンデンサ９への充電が開始される。
令電圧Ｅ２に等しくなると、第２の電圧コンパレータ１
２の出力も零に戻るので、前記スイッチ５の共通接点５
ａは再び同常閉接点５ｂに接続され、抵抗８を介してコ
ンデンサ９への充電が開始される。
以後同様の動作を繰り返してコンデンサ９の両端には鋸
歯状波が現われ、スイッチ５の常閉接点５ｂ１常開接点
５ｃ１制御電極５ｄには矩形波信号が現われる。
歯状波が現われ、スイッチ５の常閉接点５ｂ１常開接点
５ｃ１制御電極５ｄには矩形波信号が現われる。
ところで、時刻ｔ−１ｏでプラス側給電端子６に電源電
圧Ｅ。
圧Ｅ。
が印加され、コンデンサ９の充電電圧が第１の指令電圧
Ｅ１に等しくなる時刻ｔ１は次のようにして求めること
ができる。
Ｅ１に等しくなる時刻ｔ１は次のようにして求めること
ができる。
Ｉ
ＥＩ＝ＥＯ（１ｅ −） （１）９Ｒ８
（１）式において、Ｃ９はコンデンサ９の容量、Ｒ８は
抵抗８の抵抗値である。
抵抗８の抵抗値である。
（１）式より、
Ｅ。
ｔｌ−一〇、Ｒ８１ｎ（１−−）（２）
ＥＯ
時刻ｔ１においてコンデンサ９への充電が遮断され、充
電電圧が第２の指令電圧Ｅ２にまで減少する時刻をｔ２
とすると、 （“′−“” （３） Ｅｌ−Ｅｌｅ−ｃ９Ｒｘ （３）式において、ＲＸは電圧コンパレータ１０および
１２の入力抵抗、コンデンサ９自身の損失抵抗などの合
成抵抗値である。
電電圧が第２の指令電圧Ｅ２にまで減少する時刻をｔ２
とすると、 （“′−“” （３） Ｅｌ−Ｅｌｅ−ｃ９Ｒｘ （３）式において、ＲＸは電圧コンパレータ１０および
１２の入力抵抗、コンデンサ９自身の損失抵抗などの合
成抵抗値である。
（３）式より、
２
（ｔ２ｔ＋ ） −Ｃ９Ｒｘｌ ｎ（） （４）
１ 時刻ｔ２におＧて再びコンデンサ９への充電が開始され
、前記コンデンサ９の充電電圧がＥｌに達する時刻をｔ
３とすると、 （ｔ３−１２） Ｅ＋−（ＥＯＥｌ） （１−ｅ ） （
５）９Ｒ８ Ｅ。
１ 時刻ｔ２におＧて再びコンデンサ９への充電が開始され
、前記コンデンサ９の充電電圧がＥｌに達する時刻をｔ
３とすると、 （ｔ３−１２） Ｅ＋−（ＥＯＥｌ） （１−ｅ ） （
５）９Ｒ８ Ｅ。
（ｔ３ｔ２）−ＣｏＲｓｌｎ（１、ｌ （６）（Ｅｏ
−Ｅｌ） ここで、第２図の回路において出力信号はスイッチ５の
常閉接点５ｂから取り出すものとすると、出力信号はｔ
。
−Ｅｌ） ここで、第２図の回路において出力信号はスイッチ５の
常閉接点５ｂから取り出すものとすると、出力信号はｔ
。
からｔｌまでがＨレベル期間で、ｔｌから１２までがＬ
レベル期間で、ｔ２からｔ３までがＨレベル期間となる
。
レベル期間で、ｔ２からｔ３までがＨレベル期間となる
。
したがって、定常時におけるＨレベル期間の時間幅ＴＨ
，Ｌレベル期間の時間幅ＴＬは次のようになる。
，Ｌレベル期間の時間幅ＴＬは次のようになる。
ＥＩ
Ｔ Ｈ−Ｃ９Ｒａ ｌ ｎ （１１） （７）（
ＥＯ−Ｅ２ ） ２ ＴＬ＝ ＣｇＲｘｌｎ（） （８）１ すなわち、出力信号波形のＨレベル期間は抵抗８の抵抗
値Ｒ８を変化させることにより独立して設定することが
でき、一方Ｌレベル期間は電圧コンパレータ１０および
１２の入力抵抗、コンデンサ９自身などの合成抵抗値Ｒ
ｘによって設定される。
ＥＯ−Ｅ２ ） ２ ＴＬ＝ ＣｇＲｘｌｎ（） （８）１ すなわち、出力信号波形のＨレベル期間は抵抗８の抵抗
値Ｒ８を変化させることにより独立して設定することが
でき、一方Ｌレベル期間は電圧コンパレータ１０および
１２の入力抵抗、コンデンサ９自身などの合成抵抗値Ｒ
ｘによって設定される。
尚、前記合成抵抗値へは通常Ｒ８の値に比べてかなり大
きいので、Ｈレベル期間の時間幅ＴＨとＬレベル期間の
時間幅ＴＬをほぼ等しくしたい場合には第３図に示すよ
うに、コンデンサ９の放電時には放電スイッチによって
前記コンデンサ９に並列に放電用抵抗を接続することも
できる。
きいので、Ｈレベル期間の時間幅ＴＨとＬレベル期間の
時間幅ＴＬをほぼ等しくしたい場合には第３図に示すよ
うに、コンデンサ９の放電時には放電スイッチによって
前記コンデンサ９に並列に放電用抵抗を接続することも
できる。
第３図は本発明の一実施例におけるアステーブルマルチ
バイブレークの詳細な回路結線図を示したもので、プラ
ス側給電線路６とマイナス側給電線路７の間にはＰチャ
ネルエンハンスメント形ＭＯＳトランジスタ１４によっ
て構成された充電スイッチを介して抵抗８とコンデンサ
９の充電回路が接続され、前記コンデンサ９と並列にＮ
チャネルエンハンスメント形ＭＯＳトランジスタ１５に
よって構成された放電スイッチを介して抵抗１６による
前記コンデンサ９の放電回路が接続されている。
バイブレークの詳細な回路結線図を示したもので、プラ
ス側給電線路６とマイナス側給電線路７の間にはＰチャ
ネルエンハンスメント形ＭＯＳトランジスタ１４によっ
て構成された充電スイッチを介して抵抗８とコンデンサ
９の充電回路が接続され、前記コンデンサ９と並列にＮ
チャネルエンハンスメント形ＭＯＳトランジスタ１５に
よって構成された放電スイッチを介して抵抗１６による
前記コンデンサ９の放電回路が接続されている。
また、前記抵抗８とコンデンサ９の接続点にはＮチャネ
ルエンハンスメント形ＭＯ８Ｉ−ランジスタ１７のゲー
トが接続され、前記ＭＯＳトランジスタ１７のドレイン
はＮチャネルエンハンスメント形ＭＯＳトランジスタ１
８のゲートに接続されるとともに抵抗１９を介してプラ
ス側給電線路６に接続され、前記ＭＯＳトランジスタ１
８のドレインは直接プラス側給電線路６に接続されてい
る。
ルエンハンスメント形ＭＯ８Ｉ−ランジスタ１７のゲー
トが接続され、前記ＭＯＳトランジスタ１７のドレイン
はＮチャネルエンハンスメント形ＭＯＳトランジスタ１
８のゲートに接続されるとともに抵抗１９を介してプラ
ス側給電線路６に接続され、前記ＭＯＳトランジスタ１
８のドレインは直接プラス側給電線路６に接続されてい
る。
一方、プラス側給電線路６とマイナス側給電線路Ｔの間
には抵抗２０と抵抗２１による分圧回路が接続され、そ
の分圧中点にはＮチャネルエンハンスメント形ＭＯＳト
ランジスタ２２のゲートが接続され、前記ＭＯ８Ｉ−ラ
ンジスタ２２のドレインはＮチャネルエンハンスメント
形ＭＯ８Ｉ−ランジスタ２３のゲートに接続されるとと
もに、抵抗２４を介してプラス側給電線路６に接続され
、前記ＭＯ８Ｉ−ランジスタ２３のドレインはスイッチ
を構成するＰチャネルエンハンスメント形ＭＯＳトラン
ジスタ２５のゲートに接続されるとともに抵抗２６を介
してプラス側給電線路６に接続されている。
には抵抗２０と抵抗２１による分圧回路が接続され、そ
の分圧中点にはＮチャネルエンハンスメント形ＭＯＳト
ランジスタ２２のゲートが接続され、前記ＭＯ８Ｉ−ラ
ンジスタ２２のドレインはＮチャネルエンハンスメント
形ＭＯ８Ｉ−ランジスタ２３のゲートに接続されるとと
もに、抵抗２４を介してプラス側給電線路６に接続され
、前記ＭＯ８Ｉ−ランジスタ２３のドレインはスイッチ
を構成するＰチャネルエンハンスメント形ＭＯＳトラン
ジスタ２５のゲートに接続されるとともに抵抗２６を介
してプラス側給電線路６に接続されている。
また、前記ＭＯＳトランジスタ１８および２３のソース
は共通接続されてＮチャネルエンハンスメント形ＭＯ８
Ｉ−ランジスタ２７のゲートおよびドレイン、Ｎチャネ
ルエンハンスメント形ＭＯＳトランジスタ２８のゲート
に接続され、前記ＭＯＳトランジスタ２７および２８の
ソースはマイナス側給電線路７に接続され、前記ＭＯ３
Ｉ−ランジスタ２８のドレインに前記ＭＯ８Ｉ−ランジ
スタ１７および２２のソースに接続されている。
は共通接続されてＮチャネルエンハンスメント形ＭＯ８
Ｉ−ランジスタ２７のゲートおよびドレイン、Ｎチャネ
ルエンハンスメント形ＭＯＳトランジスタ２８のゲート
に接続され、前記ＭＯＳトランジスタ２７および２８の
ソースはマイナス側給電線路７に接続され、前記ＭＯ３
Ｉ−ランジスタ２８のドレインに前記ＭＯ８Ｉ−ランジ
スタ１７および２２のソースに接続されている。
さらに、前記抵抗８とコンデンサ９の接続点にはＮチャ
ネルエンハンスメント形ＭＯ８！−ランジスタ２９のゲ
ートが接続され、前記ＭＯ８Ｉ−ランジスタ２９のドレ
インはＮチャネルエンハンスメント形ＭＯＳトランジス
タ３０のゲートに接続されるとともに抵抗３１を介して
前記ＭＯ８Ｉ−ランジスク２５のドレインに接続され、
前記ＭＯＳトランジスタ３０のドレインは直接プラス側
給電線路６に接続され、同ソースはＮチャネルエンハン
スメント形ＭＯ８Ｉ−ランジスタ３２のソースと共通接
続されてさらにＮチャネルエンハンスメント形ＭＯＳト
ランジスタ３３のゲートおよびドレイン、ならびにＮチ
ャネルエンハンスメント形ＭＯＳトランジスタ３４のゲ
ートに接続されている。
ネルエンハンスメント形ＭＯ８！−ランジスタ２９のゲ
ートが接続され、前記ＭＯ８Ｉ−ランジスタ２９のドレ
インはＮチャネルエンハンスメント形ＭＯＳトランジス
タ３０のゲートに接続されるとともに抵抗３１を介して
前記ＭＯ８Ｉ−ランジスク２５のドレインに接続され、
前記ＭＯＳトランジスタ３０のドレインは直接プラス側
給電線路６に接続され、同ソースはＮチャネルエンハン
スメント形ＭＯ８Ｉ−ランジスタ３２のソースと共通接
続されてさらにＮチャネルエンハンスメント形ＭＯＳト
ランジスタ３３のゲートおよびドレイン、ならびにＮチ
ャネルエンハンスメント形ＭＯＳトランジスタ３４のゲ
ートに接続されている。
前記ＭＯＳトランジスタ３３および３４のソースはいず
れもマイナス側給電線路７に接続され、前記ＭＯＳトラ
ンジスタ３４のドレインはＮチャネルエンハンスメント
形ＭＯＳトランジスタ３５および前記ＭＯＳトランジス
タ２９のソースに接続され、前記ＭＯ８）ランジスタ３
５のゲートはプラス側給電線路６とマイナス側給電線路
７の間に接続された抵抗３６と抵抗３７による分圧回路
の分圧中点に接続され、同ドレインは前記ＭＯＳトラン
ジスタ３２のゲートに接続されるとともに抵抗３８を介
して前記ＭＯ８Ｉ−ランジスタ２５のドレインに接続さ
れ、前記ＭＯＳトランジスタ３２のドレインは前記ＭＯ
８Ｉ−ランジスタ２５のゲートに接続されている。
れもマイナス側給電線路７に接続され、前記ＭＯＳトラ
ンジスタ３４のドレインはＮチャネルエンハンスメント
形ＭＯＳトランジスタ３５および前記ＭＯＳトランジス
タ２９のソースに接続され、前記ＭＯ８）ランジスタ３
５のゲートはプラス側給電線路６とマイナス側給電線路
７の間に接続された抵抗３６と抵抗３７による分圧回路
の分圧中点に接続され、同ドレインは前記ＭＯＳトラン
ジスタ３２のゲートに接続されるとともに抵抗３８を介
して前記ＭＯ８Ｉ−ランジスタ２５のドレインに接続さ
れ、前記ＭＯＳトランジスタ３２のドレインは前記ＭＯ
８Ｉ−ランジスタ２５のゲートに接続されている。
尚、前記ＭＯＳトランジスタ２５のドレインは出力端子
０に接続され、同ドレインとマイナス側給電線路７の間
には抵抗３９が接続されている。
０に接続され、同ドレインとマイナス側給電線路７の間
には抵抗３９が接続されている。
サテ、第３図の回路ではＭＯＳトランジスタ１７，１８
，２２，２３，２７，２８、抵抗１９゜２４．２６が第
２図における第１の電圧コンパレータを構成しており、
ＭＯＳトランジスタ２９゜３０．３２，３３，３４，３
５、抵抗２６，３１゜３８が第２図における第２の電圧
コンパレータを構成している。
，２２，２３，２７，２８、抵抗１９゜２４．２６が第
２図における第１の電圧コンパレータを構成しており、
ＭＯＳトランジスタ２９゜３０．３２，３３，３４，３
５、抵抗２６，３１゜３８が第２図における第２の電圧
コンパレータを構成している。
第３図の回路では第１の指令電圧を抵抗２０と抵抗２１
によって給電電圧を分圧して作り出しており、同様に第
２の指令電圧を抵抗３６と抵抗３７によって給電電圧を
分圧して作り出している。
によって給電電圧を分圧して作り出しており、同様に第
２の指令電圧を抵抗３６と抵抗３７によって給電電圧を
分圧して作り出している。
いま、給電電圧Ｅ。
とじて第１の指令電圧Ｅ、および第２の指令電圧Ｅ２を
求めてみると、２１ Ｅ、−−−Ｅｏ＝に１・Ｅｏ（９） Ｒ２０＋Ｒ２１ ３７ Ｒ２−□ Ｅ□＝ Ｒ２” Ｅｏ （１０）Ｒ
３６＋Ｒ３７ ただしｓ Ｒ２０＋ Ｒ２１＋ Ｒ３６＋ Ｒ３７はそ
れぞれ１抵抗２０、抵抗２１、抵抗３６、抵抗３７の抵
抗値である。
求めてみると、２１ Ｅ、−−−Ｅｏ＝に１・Ｅｏ（９） Ｒ２０＋Ｒ２１ ３７ Ｒ２−□ Ｅ□＝ Ｒ２” Ｅｏ （１０）Ｒ
３６＋Ｒ３７ ただしｓ Ｒ２０＋ Ｒ２１＋ Ｒ３６＋ Ｒ３７はそ
れぞれ１抵抗２０、抵抗２１、抵抗３６、抵抗３７の抵
抗値である。
（９） 、 ＱＯ）式を（力、（８）式に代入して整理
すると、Ｉ ＴＨ−Ｃ９Ｒｓｌｎ（１） （１υ（１−に２
） Ｔ Ｌ −Ｃ９Ｒｘ Ｉｎ （ｈ 、” ）
（１２）ここで、（９） 、 （１０）式より、 １′・ （１３） ２・−雇十Ｒ２、 Ｒ３７ａ４） １・−Ｒ３６＋Ｒ３゜ このように、第３図の回路では第１の指令電圧および第
２の指令電圧を給電電圧を分圧して得ることにより、出
力信号波形のＨレベル期間ＴＨ，Ｌレベル期間ＴＬ、さ
らには発振周波数が給電電圧の変化に関わりなく一定と
なる。
すると、Ｉ ＴＨ−Ｃ９Ｒｓｌｎ（１） （１υ（１−に２
） Ｔ Ｌ −Ｃ９Ｒｘ Ｉｎ （ｈ 、” ）
（１２）ここで、（９） 、 （１０）式より、 １′・ （１３） ２・−雇十Ｒ２、 Ｒ３７ａ４） １・−Ｒ３６＋Ｒ３゜ このように、第３図の回路では第１の指令電圧および第
２の指令電圧を給電電圧を分圧して得ることにより、出
力信号波形のＨレベル期間ＴＨ，Ｌレベル期間ＴＬ、さ
らには発振周波数が給電電圧の変化に関わりなく一定と
なる。
尚、第３図の回路ではコンデンサ９の充電期間中はＭＯ
Ｓトランジスター４による充電スイッチがオン状態にあ
り、放電期間中はＭＯ８Ｉ−ランジスタ１５による放電
スイッチがオン状態にあるので、（１２）式のへの値は
実質的に抵抗１６の抵抗値に等しくなるが、出力信号波
形のＨレベル期間とＬレベル期間の比率をあまり問題に
しない場合にはＭＯＳトランジスター５のドレインをＭ
ＯＳトランジスタ１４のドレインに直接接続して抵抗１
６を省くことも可能である。
Ｓトランジスター４による充電スイッチがオン状態にあ
り、放電期間中はＭＯ８Ｉ−ランジスタ１５による放電
スイッチがオン状態にあるので、（１２）式のへの値は
実質的に抵抗１６の抵抗値に等しくなるが、出力信号波
形のＨレベル期間とＬレベル期間の比率をあまり問題に
しない場合にはＭＯＳトランジスター５のドレインをＭ
ＯＳトランジスタ１４のドレインに直接接続して抵抗１
６を省くことも可能である。
また、第３図のアステーブルマルチバイブレークではＭ
ＯＳトランジスタ２５のドレインから出力信号を取り出
しているが、ＭＯＳトランジスタ１４のドレインからは
位相の反転した出力信号波形を取り出すこともできるし
、ＭＯＳトランジスタ１７のゲートからは鋸歯状波を取
り出すこともできる。
ＯＳトランジスタ２５のドレインから出力信号を取り出
しているが、ＭＯＳトランジスタ１４のドレインからは
位相の反転した出力信号波形を取り出すこともできるし
、ＭＯＳトランジスタ１７のゲートからは鋸歯状波を取
り出すこともできる。
さて、第４図は本発明の別の実施例を示したもので、第
２図の回路に比べて、第１の指令電圧と第２の指令電圧
を等しい値にして、その代わりに第１の電圧コンパレー
タ１０にはコンデンサ９の充電電圧を抵抗４０と抵抗４
１によって分圧して印加している点が異なっている。
２図の回路に比べて、第１の指令電圧と第２の指令電圧
を等しい値にして、その代わりに第１の電圧コンパレー
タ１０にはコンデンサ９の充電電圧を抵抗４０と抵抗４
１によって分圧して印加している点が異なっている。
回路の動作については第２図のアステーブルマルチバイ
ブレークと同様である。
ブレークと同様である。
さらに、第５図は本発明の他の実施例を示したもので、
コンデンサ９の充放電を切り換えるスイッチ４２が放電
用抵抗１６を介して前記コンデンサ９に対して並列に接
続されている。
コンデンサ９の充放電を切り換えるスイッチ４２が放電
用抵抗１６を介して前記コンデンサ９に対して並列に接
続されている。
第５図の回路ではコンデンサ９の充電電圧が上昇して第
１の電圧コンパレータ１０に出力が現われたとき、スイ
ッチ４２の制御電極４２ｄに電圧が印加されて前記スイ
ッチ４２の共通接点４２ａは同常開接点４２ｃに接続さ
れ、抵抗１６を介して前記コンデンサ９の放電が開始さ
れるとともに第２の電圧コンパレータ１２に出力が現わ
れるから、前記コンデンサ９の放電は充電電圧が第２の
指令電圧にまで減少するまで持続される。
１の電圧コンパレータ１０に出力が現われたとき、スイ
ッチ４２の制御電極４２ｄに電圧が印加されて前記スイ
ッチ４２の共通接点４２ａは同常開接点４２ｃに接続さ
れ、抵抗１６を介して前記コンデンサ９の放電が開始さ
れるとともに第２の電圧コンパレータ１２に出力が現わ
れるから、前記コンデンサ９の放電は充電電圧が第２の
指令電圧にまで減少するまで持続される。
前記コンデンサ９の充電電圧が第２の指令電圧１３にま
で減少すると、前記第２の電圧コンパレータ１２の出力
はなくなり、スイッチ４２の共通接点４２ａは同常閉接
点４２ｂ側に復帰する。
で減少すると、前記第２の電圧コンパレータ１２の出力
はなくなり、スイッチ４２の共通接点４２ａは同常閉接
点４２ｂ側に復帰する。
以上に示したように本発明のアステーブルマルチバイブ
レータは、一方の入力端子にコンデンサの充電電圧が印
加され、他方の入力端子には第１の指令電圧が印加され
る第１の電圧コンパレークによって前記コンデンサの放
電指令を出し、一方の入力端子に前記コンデンサの充電
電圧が印加され、他方の入力端子に第２の指令電圧が印
加される第２の電圧コンパレータによって前記コンデン
サの充電指令を出すように構成されているので、１個の
コンデンサによって出力信号波形のＨレベル期間とＬレ
ベル期間を独立して設定でき、また給電′電圧の変動に
対して発振周波数が安定しておリ、また、充放電コンデ
ンサの一端は一方の給電線路に接続されているので回路
をＩＣ化した場合にＩＣの端子数を少なくすることがで
きるなどの犬なる効果を奏するものである。
レータは、一方の入力端子にコンデンサの充電電圧が印
加され、他方の入力端子には第１の指令電圧が印加され
る第１の電圧コンパレークによって前記コンデンサの放
電指令を出し、一方の入力端子に前記コンデンサの充電
電圧が印加され、他方の入力端子に第２の指令電圧が印
加される第２の電圧コンパレータによって前記コンデン
サの充電指令を出すように構成されているので、１個の
コンデンサによって出力信号波形のＨレベル期間とＬレ
ベル期間を独立して設定でき、また給電′電圧の変動に
対して発振周波数が安定しておリ、また、充放電コンデ
ンサの一端は一方の給電線路に接続されているので回路
をＩＣ化した場合にＩＣの端子数を少なくすることがで
きるなどの犬なる効果を奏するものである。
第１図は従来のアステーブルマルチバイブレークの一例
を示す回路結線図、第２図は本発明の一実施例における
ブロック化した回路結線図、第３図は本発明の具体的な
実施例におけるアステーブルマルチバイブレークの回路
結線図、第４図、第５図はそれぞれ本発明の他の実施例
におけるブロック化した回路結線図である。 ５・・・・・・スイッチ、６・・・・・・プラス側給電
線路、７・・・・・・マイナス側給電線路、８・・・・
・・抵抗（第１の抵抗）、９・・・・・・コンデンサ、
１０・・・・・・第１の電圧コンパレータ、１１・・・
・・・第１の指令電圧（第４図では第２の指令電圧も兼
ねている）、１２・・・・・・第２の電圧コンパレータ
、１３・・・・・・第２の指令電圧、１４・・・・・・
充電スイッチ、１５・・・・・・放電スイッチ、１６・
・・・・・第２の抵抗、４２・・・・・・スイッチ。
を示す回路結線図、第２図は本発明の一実施例における
ブロック化した回路結線図、第３図は本発明の具体的な
実施例におけるアステーブルマルチバイブレークの回路
結線図、第４図、第５図はそれぞれ本発明の他の実施例
におけるブロック化した回路結線図である。 ５・・・・・・スイッチ、６・・・・・・プラス側給電
線路、７・・・・・・マイナス側給電線路、８・・・・
・・抵抗（第１の抵抗）、９・・・・・・コンデンサ、
１０・・・・・・第１の電圧コンパレータ、１１・・・
・・・第１の指令電圧（第４図では第２の指令電圧も兼
ねている）、１２・・・・・・第２の電圧コンパレータ
、１３・・・・・・第２の指令電圧、１４・・・・・・
充電スイッチ、１５・・・・・・放電スイッチ、１６・
・・・・・第２の抵抗、４２・・・・・・スイッチ。
Claims (1)
- 【特許請求の範囲】 １ 給電線路間にスイッチ手段を介して接続されたコン
デンサの充放電回路と、一方の入力端子に前記コンデン
サの充電電圧が印加され他方の入力端子には第１の指令
電圧が印加されて前記充電電圧が前記第１の指令電圧を
越えたときに出力信号を発生して前記スイッチ手段を開
状態に移行せしめる第１の電圧コンパレータと、一方の
入力端子に前記充電電圧が印加され他方の入力端子には
第２の指令電圧が印加されて前記第１の電圧コンパレー
タの出力信号によって動作状態に移行し、前記充電電圧
が前記第２の指令電圧になるまで出力信号を発生する第
２の電圧コンパレータを備え、前記第２の電圧コンパレ
ータの出力信号を前記第１の電圧コンパレータの出力信
号に加え合わせ、前記第１あるいは第２の電圧コンパレ
ータのいずれもが出力信号を発生していないときには前
記スイッチ手段が閉状態となるように構成して前記スイ
ッチ手段の開閉動作によって出力信号を導出することを
特徴とするアステーブルマルチバイブレーク。 ２ 充電回路を充電スイッチと第１の抵抗とコンデンサ
の直列回路によって構成し、放電回路を前記コンデンサ
に並列に接続された放電スイッチと第２の抵抗の直列回
路によって構成したことを特徴とする特許請求の範囲第
１項記載のアステーブルマルチバイブレーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52072411A JPS5921217B2 (ja) | 1977-06-17 | 1977-06-17 | アステ−ブルマルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52072411A JPS5921217B2 (ja) | 1977-06-17 | 1977-06-17 | アステ−ブルマルチバイブレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS546753A JPS546753A (en) | 1979-01-19 |
| JPS5921217B2 true JPS5921217B2 (ja) | 1984-05-18 |
Family
ID=13488504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52072411A Expired JPS5921217B2 (ja) | 1977-06-17 | 1977-06-17 | アステ−ブルマルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921217B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0285557U (ja) * | 1988-12-20 | 1990-07-05 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5134259A (ja) * | 1974-09-17 | 1976-03-23 | Shinetsu Chemical Co | Kotainetsukokaseishirikoonjushisoseibutsu |
-
1977
- 1977-06-17 JP JP52072411A patent/JPS5921217B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5134259A (ja) * | 1974-09-17 | 1976-03-23 | Shinetsu Chemical Co | Kotainetsukokaseishirikoonjushisoseibutsu |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS546753A (en) | 1979-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62149215A (ja) | 時定数回路 | |
| US4115748A (en) | MOS IC Oscillation circuit | |
| US4316158A (en) | R-C Oscillators using plural inverters | |
| JPS5921217B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| US4217505A (en) | Monostable multivibrator | |
| JPH02147828A (ja) | 温度検出回路 | |
| US3772535A (en) | Accurate monostable multivibrator | |
| JPH0810816B2 (ja) | 発振回路 | |
| SU666631A1 (ru) | Усилитель посто нного тока | |
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JPS61245714A (ja) | 発振回路 | |
| GB1019085A (en) | Inverter arrangements for d.c. to a.c. conversion | |
| SU614392A1 (ru) | Измерительный усилитель посто нного тока | |
| KR850001124B1 (ko) | 표유용량(Stray Capacity)의 영향을 제거한 스위치드 캐패시터필터 | |
| SU488222A1 (ru) | Интегратор | |
| JPS6119141B2 (ja) | ||
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| JPS55115730A (en) | Switching circuit | |
| JPS63172505A (ja) | 発振停止機能付ｃｍｏｓゲ−トアレイ発振回路装置 | |
| SU1739485A1 (ru) | Ждущий мультивибратор | |
| SU635620A1 (ru) | Реле времени | |
| SU624356A2 (ru) | Формирователь пр моугольных импульсов | |
| SU1218467A1 (ru) | Измерительный преобразователь напр жени в частоту | |
| JPS5890804A (ja) | 発振回路 |