JPS59212016A - インピ−ダンス合成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、通信回線の終端インピーダンス用として好適
なインピーダンス合成回路に関するものである。

第１図は、実現すべきインピーダンスの一例と１− して、電話機の側音特性を最良とする電話回線の終端イ
ンピーダンスを選び、その特性曲線を示したグラフであ
る。同図において、１は実軸、２は虚軸、３は各周波数
（０，２〜４ＫＨ，の範囲）において側音が最良となる
インピーダンスを示した特性曲線、４は原点である。

このような特性をもったインピーダンスを実現する回路
として第２図に示すような４素子によるインピーダンス
回路が考えられる。

第２図において、抵抗５は１００Ω、抵抗６は８００Ω
、コンデンサ７は１．２４Ｆ、コンデンサ８は０．１３
μＦ１の容量をそれぞれもつとき、端子９．１０からみ
たインピーダンスＺとして、第１図に示した如き特性の
インピーダンスが得られるわけである。

抵抗およびコンデンサから成るこれら４素子をディスク
リート素子で実現する場合には、コンデンサ７の容量が
１．２μＦと大きいため、その寸法形状も大きくなり、
その結果、回路の小形化が困難であった。

かかる難点を克服した従来のインピーダンス合成回路を
第３図に示す。同図において、１１．１２は端子、１３
，１４はインピーダンス設定回路、１５．１６は増幅器
、１７は電流供給用トランジスタ、１８は電源端子、１
８Ａは電源抵抗、１９．２０は基準電位設定端子、であ
る。

第３図において、インピーダンス設定回路１３に、第２
図に示したインピーダンスＺのに倍のインピーダンスｋ
Ｚ（従って、抵抗５には、ｋ×１００Ω、抵抗６にはｋ
Ｘ８００Ω、コンデンサ１ ７には一×１．２．μＦ、コンデンサ８は−Ｈｘ（１１
３μＦ）を設定し、インピーダンス設定回路１４に、電
源抵抗１８Ａ（抵抗値Ｒ８Ω）のに倍の抵抗値ｋ・Ｒ，
を設定すれば、端子１１．１２から見たインピーダンス
は丁度Ｚに等しくなる。

以上の関係は既知の技術に属するが、念のため以上の関
係の成立する理由を次に示しておく。

第３図において、端子１１．１２の間の電圧をｖｌｌ、
増幅器１５の出力電圧をＶｉ５．）ランジスタ１７を流
れる電流な工１１とする。すると次の式が成立する。

上記（１）、（２）式より 上記（３）式より、端子１１．１２から右側をみたイン
ピーダンスが丁度Ｚに等しくなることが判る。

さて、第３図に示したインピーダンス合成回路は、その
合成インピーダンスが第２図に示したインピーダンス回
路のそれと同じでありながら、第２図におけるコンデン
サ７に対応したコンデンサ７にの容量がコンデンサ７の
容量のに分の１になるため（ｋは普通１００〜１，００
０程度）、その形状寸法も小さくてよく、従って回路の
小形化が図れることになる。

かかる利点のある反面、第３図に示したインピーダンス
合成回路は、周波数が高くなると、コンデンサ８にのイ
ンピーダンスが小さくなって抵抗６ｋが無視される結果
となるため、帰還ループ回路の発振に至るまでの余裕度
が小さくなり、回路が発振を起こすため、通信回線の終
端用として不適であるという欠点があった。

なお、第３図に示した回路は、不平衡回路形式で示した
ものであるが、これを平衡回路形式で構成した場合にも
事情は全く同じて同様な欠点があった。

本発明は、上述のような従来のインピーダンス合成回路
の欠点を除去するためになされたものであり、従って本
発明の目的は、周波数が高くなっても帰還ループ回路の
発振が起きる恐れがなく、通信回線の終端用として好適
であるようなインピーダンス合成回路を提供することに
ある。

本発明の構成の要点は、実現すべき第１のインビーダン
Ｚのに倍（但しｋは正の数）である第２のインピーダン
スｋＺと増幅器の直列回路を少なくも含んだ帰還ループ
回路によって前記第１のインピーダンスＺを実現したイ
ンピーダンス合成回路において、前記第２のインピーダ
ンスｋＺから帰還ループ回路の発振に寄与する一部のイ
ンピーダンス素子を該ループ回路の外に取り出し、残っ
た帰還ループ回路と取り出した前記インピーダンス素子
とを合成して同じく前記第１のインピーダンスＺを実現
した点にある。

次に図を参照して本発明の一実施例を説明する。

第４図は本発明の一実施例を示す回路図である。

同図において、５３．５４は端子、５２は電源端子、６
０は増幅器の基準電位端子、４６，４７゜５７は利得設
定用抵抗（第３図は原理図であるため、４７，５７に相
当する抵抗は図示してない）、４８．５８は電圧・電流
変換用トランジスタと増幅器で、これらによりトランス
コンダクタンスアンプを構成している。４９はインピー
ダンス作成用増幅器、５０，５１，５５，５６はディス
クリ一６− 回路 ト素子（抵抗またはコンデンサ）、５９は基準電へ 位設定端子、である。

第４図に示した実施例を第３図に示した従来回路と比較
すると、第４図における抵抗５５およびコンデンサ５６
は、第３図の回路１３における抵抗５１（、コンデンサ
８ｋを帰還ループ回路の外に取り出してきたものに相当
することが判る。従って第３図における回路１３に相当
した第４図における回路５０には、抵抗６にとコンデン
サ７ｋＬか残っていない。

回路動作は、端子５３からの入力信号桟抗４６゜４７、
設定回路５０，５１により複素利得を持たせた反転増幅
器４９を通した後、トランジスタ４８、増幅器５８から
成る電圧・電流変換トランスコンダクタンスアンプによ
り、電流出力として取り出して端子５３に加えることに
より、端子５３゜５４より右側の回路を見たインピーダ
ンスが抵抗４６．４７，５７．増幅器４９．設定回路５
０゜５１及び抵抗５５．コンデンサ５６により設定され
た値（例えば第３図における場合と同じ＜Ｚ）となる。

この回路においては、設定回路５０から第３図の８ｋに
相当するコンデンサを外へ取り出してしまったので、帰
還回路が発振を起こす恐れはない。

なお、本回路は不平衡回路でインピーダンスを合成する
場合の実施例であって、例えば　４９゜５０．５１とし
ては非反転増幅器を用いてもよいし、４８，５８の回路
は別のものでもかまわない。

また合成すべきインピーダンスの一部は、トランジスタ
４８のコレクタとエミッタの間、若しくは端子５２との
間に接続したり、若しくはこれらの組み合せであっても
かまわない。

第５図は本発明の他の実施例を示す回路図、すなわち平
衡回路系で本発明を実現した実施例を示す回路図である
。同図において、２１．２２は端子、２３，２４は電源
端子、２５，２６．２７は増幅器の基準電位端子、２８
，２９，３０，３１゜４０．４１，４５は利得設定用抵
抗、３２．３３は電圧・電流変換用トランジスタ、４４
は平衡・不平衡変換用増幅器、３５，３６は差動電圧作
成用増幅器、３７はインピーダンス作成用増幅器、３８
．３９はディスクリート素子０回路、４２゜４３．４４
は終端インピーダンス一部作成用素子である３、４２は
第２図の８に相当するコンデンサ、抵抗４３と４４の加
算抵抗値は、第２図の抵抗５に相当する。

次に動作を説明する。端子２１，２２の差動電圧を増幅
器４４によって作成し、回路３８．３９および抵抗２８
，２９，３０，３１により複素利得を持たせたインピー
ダンス作成用増幅器３７という反転形増幅器を通し、差
動電圧作成用増幅器３５．３６により正負逆極性の電圧
信号に変換し、トランジスタ３２，３３により電流出力
として端子２１．２２に加えることにより、端子２１．
２２より右側の回路を見たインピーダンスが３７，３８
゜３９．２８，２９，３０，３１及び４２，４３゜４４
により設定された値（例えば第３図における場合と同じ
＜Ｚ）となる。

このような構成となっていることから、３８゜３９．２
８，２９，３０，３１の値を調節すると−９−。

とにより、任意のインピーダンスの設定が行なえ、ディ
スクリート素子で実現すると大きな形状の素子となる場
合でも、本回路により、例先ば回路２８の中のコンデン
サ７にの如き、本来なら１．２μＦの容量のコンデンサ
を、そのに分の１倍の容量ですますことができるため、
回路を小形化することができ、従って集積回路化にも適
している。

また帰還作用でインピーダンスを作成するため、発振に
至るまでの余裕度を大きくとるためには、素子の一部（
回路３８の中に本来あるべき抵抗やコンデンサ、つまり
第３図の回路１３における抵抗５にやコンデンサ８ｋに
相当するもの）を帰還ループの外に取り出し、抵抗５ｋ
に相当する分は抵抗４３．４４として、またコンデンサ
８ｋに相当する分はコンデンサ４２としてそれぞれ接続
する。なお、抵抗４３．４４は端子２１．２２からみた
終端インピーダンスの一部な構成しているわけであるが
、これらの抵抗はその右側のインピーダンス回路の保獲
の役割も果たしている。

本実施例は、平衡回路系で本発明を実現したイ１０− ンピーダンス合成回路であるが、その中で例えば３７を
非反転増幅器としても良いし、２８，２９３０．３１，
３２，３３，３５，３６，４０，４１゜４５から成る電
圧電流変換回路は態形式のものでもかまわない。また作
成すべきインピーダンスの一部は、トランジスタ３２の
コレクタとエミッタの間、若しくは端子２３との間、若
しくはトランジスタ３３のコレクタとエミッタの間、若
しくは端子２４との間にもたせ、若しくはこれらの組み
合せであってもかまわない。

以上説明したように、本発明によれば、インピーダンス
合成回路において、発振に関係するコンデンサを帰還ル
ープの外に取り出して外付けとしたことにより、帰還ル
ープの発振に至るまでの余裕度が増大し、その上、従来
ディスクリート素子では形状寸法が大きくなるため実装
スペース等の面で実現が難しかった容量の大きいコンデ
ンサが帰還ループに組み込むことにより小容量化して実
現できることから、第１図に示す如き、通信回線終端用
に適したインピーダンスが小形回路で容易に実現できる
という利点がある。

【図面の簡単な説明】

第１図は実現すべきインピーダンスの特性の一例を示し
たグラフ、第２図は第１図に示した特性をもつインピー
ダンス回路の従来例を示した回路図、第３図は第２図の
回路と等価な従来のインピーダンス合成回路を示す回路
図、第４図、第５図はそれぞれ本発明の一実施例を示す
回路図、である。 符号説明 ｌ・・・・・・実軸、２・・・・・・虚軸、３・・・・
・・実現すべきインピーダンス曲線、４・・・・・・原
点、５．６・・・・・・抵抗。 ７．８・・・・・・コンデンサ、９．１０・・・・・・
端子、１１．１２・・・・・・端子、１３．１４・・・
・・・回路素子、１５．１６・・・・・・増幅器、１７
・・・・・・電圧電流変換用トランジスタ。 １８．１９．２０・・・・・・端子、２１．２２・・・
・・・端子、２３゜２４・・・・・・電源端子、　　２
５，２６，２７．・・・・・・基準電位端子、　２８，
２９，３０，３１，４０，４１．４５・・・・・・利得
設定用抵抗、３２．３３・・・・・・電圧電流変換用ト
ランジスタ、３４・°・・・・差動増幅器、３５．３６
・・・・・・極性調整用増幅器、３７・・・・・・イン
ピーダンス設定用増幅器。 ３８．３９，４２．４３．４４・・・・・・インピーダ
ンス設定用ディスクリート素子回路、５３．５４・・・
・−・端子。 ５２・・・・・・電源端子、５９．６０・・・・・・基
準電位端子。 ４６．４７．５７．・・・・・・利得設定用抵抗、４８
・・・・・・電圧・電流変換用トランジスタ、４９・・
・・・・インピーダンス設定用増幅器、　５０，５１，
５５．５６・・・・−・インピーダンス設定用ディスク
リート素子 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　　清 第１図 第２図

Claims (1)

【特許請求の範囲】
1. １）実現すべき第１のインビーダン２のに倍（但しｋは
   正の数）である第２のインピーダンスｋＺと増幅器の直
   列回路を少なくも含んだ帰還ループ回路によって前記第
   １のインピーダンス２を実現したインピーダンス合成回
   路において、前記第２のインピーダンスｋＺから帰還ル
   ープ回路の発振に寄与する一部のインピーダンス素子を
   該ループ回路の外に取り出し、残った帰還ループ回路と
   取り出した前記インピーダンス素子とを合成して同じく
   前記第１のインピーダンスＺを実現したことを特徴とす
   るインピーダンス合成回路。