JPS59210789A - 同期方式 - Google Patents
同期方式Info
- Publication number
- JPS59210789A JPS59210789A JP58084529A JP8452983A JPS59210789A JP S59210789 A JPS59210789 A JP S59210789A JP 58084529 A JP58084529 A JP 58084529A JP 8452983 A JP8452983 A JP 8452983A JP S59210789 A JPS59210789 A JP S59210789A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- transmission
- clock
- transmission timing
- modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発りｊは、アナログ網とディジタル網が相互接続し、
データ伝送を実施する時のモデムの伝送タイミングとデ
ィジタル網の伝送タイミングの間の同期方式に関するも
のである。
データ伝送を実施する時のモデムの伝送タイミングとデ
ィジタル網の伝送タイミングの間の同期方式に関するも
のである。
技術の背景
クロック精度の悪いアナログ（電話交換又は専用線）網
に収容されたモデムを用いる端末が、クロック精朋のよ
いディジタル（電話交換、データ父換、専用線）網に収
容された端末と相互通信したシ、ディジタル網を中継し
た通信を行う場合、アナログ網とディジタル網の間のク
ロック精度の違いにより、通信中にビットスリップが発
生する。
に収容されたモデムを用いる端末が、クロック精朋のよ
いディジタル（電話交換、データ父換、専用線）網に収
容された端末と相互通信したシ、ディジタル網を中継し
た通信を行う場合、アナログ網とディジタル網の間のク
ロック精度の違いにより、通信中にビットスリップが発
生する。
これを防止するため、アナログ網内のモデムとディジタ
ル網の間にエラスティック・メモリを設置し、このビッ
トスリップを吸収する方式がとられている。
ル網の間にエラスティック・メモリを設置し、このビッ
トスリップを吸収する方式がとられている。
従来技術と問題点
従来のこの種方式は、通信時間が長くなるとエンスティ
ック・メモリがオーバフローし、情報が紛失する欠点が
あった。また、このエラスティック・メモリを大きくす
ると、転送時間に生ずる遅９ｊＬが大きくなる欠点があ
った。
ック・メモリがオーバフローし、情報が紛失する欠点が
あった。また、このエラスティック・メモリを大きくす
ると、転送時間に生ずる遅９ｊＬが大きくなる欠点があ
った。
発明の目的
本発明は従来の欠点を解決するため着ｆｉ時は、アナロ
グ網に閉じた通信か、ディジタル網経由の通信かわから
ないため、受信タイミングから送信タイミングを生成す
ることによシ、モデムのクロック精度をディジタル網の
クロック精度と同一にし、発信時には、アナログ網に閉
じる時は端末又はモデムからクロックを供給し、ディジ
タル網と相互接続する時は受信タイミングを利用して送
信タイミングを生成するようにしたもので、以下図ＵＪ
］について詳細に説明する。
グ網に閉じた通信か、ディジタル網経由の通信かわから
ないため、受信タイミングから送信タイミングを生成す
ることによシ、モデムのクロック精度をディジタル網の
クロック精度と同一にし、発信時には、アナログ網に閉
じる時は端末又はモデムからクロックを供給し、ディジ
タル網と相互接続する時は受信タイミングを利用して送
信タイミングを生成するようにしたもので、以下図ＵＪ
］について詳細に説明する。
発明の実施例
第１図はアナログ網とディジタル網の接続の一例を示す
もので、１は受信データのタイミングを示す受信タイミ
ング綜（７？Ｔ）、２は送信データのタイミング・クロ
ックを示す送信タイミング線（ＳＴ１）、３はモデム自
行で送１ｈタイミングを生成する場合の送信タイミング
Ｉｎ （Ｓｒ２）、４は受信タイミング線（ＲＴ）、５
は送信タイミング線（Ｓｒ２）、１０は端末Ａ、１１は
同期回路、１２はそデム、１３は端末Ｃ１１４はモデム
、１５はアナログ網、１６は網間接続装置、１７はモデ
ム、１８はディジタル網、 １９は端末Ｂである。従来
よシアナログ網をはさんで、そデム端末同志が通信する
時はそれぞれの端末（モデムを含む）が、送信方向のタ
イミングを供給し合う方式がとられている。ところがア
ナログ網とディジタル網が相互接続した場合、モデムの
クロックはディジタル網のクロックに比べて精度がＪｂ
いため、線間接続装置でビットスリップが発生ずる。こ
れを防止するためにはディジタル網のクロックに同期し
ている受信タイミング線１ （Ｒｒ）の受信タイミング
に同期した送信タイミングを１０の！；ｈ１末Ａ側で用
いればよい。しかし、常に、送信タイミングを受信タイ
ミングに同期させていると端末Ａ １０がアナログ網１
５の端末Ｃ１６と通信する際に問題が起こる。アナログ
網１５では網自身がクロックを供給しないため、端ｉ、
４１０か端末Ｃ１３のどちらかの端末がクロックを生成
しなければならない。しかし１０．１３の両端末ＡｉＣ
とも従属同期となっているため、タイミングが生成され
ない。
もので、１は受信データのタイミングを示す受信タイミ
ング綜（７？Ｔ）、２は送信データのタイミング・クロ
ックを示す送信タイミング線（ＳＴ１）、３はモデム自
行で送１ｈタイミングを生成する場合の送信タイミング
Ｉｎ （Ｓｒ２）、４は受信タイミング線（ＲＴ）、５
は送信タイミング線（Ｓｒ２）、１０は端末Ａ、１１は
同期回路、１２はそデム、１３は端末Ｃ１１４はモデム
、１５はアナログ網、１６は網間接続装置、１７はモデ
ム、１８はディジタル網、 １９は端末Ｂである。従来
よシアナログ網をはさんで、そデム端末同志が通信する
時はそれぞれの端末（モデムを含む）が、送信方向のタ
イミングを供給し合う方式がとられている。ところがア
ナログ網とディジタル網が相互接続した場合、モデムの
クロックはディジタル網のクロックに比べて精度がＪｂ
いため、線間接続装置でビットスリップが発生ずる。こ
れを防止するためにはディジタル網のクロックに同期し
ている受信タイミング線１ （Ｒｒ）の受信タイミング
に同期した送信タイミングを１０の！；ｈ１末Ａ側で用
いればよい。しかし、常に、送信タイミングを受信タイ
ミングに同期させていると端末Ａ １０がアナログ網１
５の端末Ｃ１６と通信する際に問題が起こる。アナログ
網１５では網自身がクロックを供給しないため、端ｉ、
４１０か端末Ｃ１３のどちらかの端末がクロックを生成
しなければならない。しかし１０．１３の両端末ＡｉＣ
とも従属同期となっているため、タイミングが生成され
ない。
本発明はこれを解決するため発呼時は、アナログ網に閉
じた通信を行なう時は発端末がクロックタイミングを生
成し、ディジタル網との相互接続を行なう時は受（ａタ
イミングに同期させた送信タイミングを使用する。これ
によシデイジタル網との相互接続時には、ディジタル網
が供給する精度の良いクロックタイミングをアナログ網
側の端末が利用できる。アナログ網に閉じた通信の時は
発端末側がクロックを提供し、着端末側は、発端末側の
クロックに同期したタイミングを使用することになシ問
題ない。咬だ、ディジタル網を中継網としてアナログ網
−デイジタル網−アナログ網というような接続形態の時
でも機能する。
じた通信を行なう時は発端末がクロックタイミングを生
成し、ディジタル網との相互接続を行なう時は受（ａタ
イミングに同期させた送信タイミングを使用する。これ
によシデイジタル網との相互接続時には、ディジタル網
が供給する精度の良いクロックタイミングをアナログ網
側の端末が利用できる。アナログ網に閉じた通信の時は
発端末側がクロックを提供し、着端末側は、発端末側の
クロックに同期したタイミングを使用することになシ問
題ない。咬だ、ディジタル網を中継網としてアナログ網
−デイジタル網−アナログ網というような接続形態の時
でも機能する。
なおアナログ専用線でディジタル網に接続される端末の
場合は、常に受信クロックに同期した送１呂タイミング
を１史用すれはよい。
場合は、常に受信クロックに同期した送１呂タイミング
を１史用すれはよい。
第２図は、本発明の同期方式を行う同期回路の一実施例
である。１は受信タイミングｍ （ＲＴ）、２は同期回
路１１′からモデム１２への送信タイミング線（ＳＴ１
）、６はモデム１２から同期回路１１′への送信タイミ
ング線（５７’２）、４は同期回路１１′から端末１０
への受信夕・・ｆミング線（ＲＴ）、５は同期回路１１
′から！１１１末１０への送信タイミング線（，５Ｔ２
）、６．７え、。、、１．ＩＩｏあ、１◇ら、信、イオ
７１（ＳＴ１）、７および８は次表に示すように、発着
によって切りかわる状態変数で、発呼基が発信に際し相
手の状態によシ自己の端末から指定する信号情報である
。
である。１は受信タイミングｍ （ＲＴ）、２は同期回
路１１′からモデム１２への送信タイミング線（ＳＴ１
）、６はモデム１２から同期回路１１′への送信タイミ
ング線（５７’２）、４は同期回路１１′から端末１０
への受信夕・・ｆミング線（ＲＴ）、５は同期回路１１
′から！１１１末１０への送信タイミング線（，５Ｔ２
）、６．７え、。、、１．ＩＩｏあ、１◇ら、信、イオ
７１（ＳＴ１）、７および８は次表に示すように、発着
によって切りかわる状態変数で、発呼基が発信に際し相
手の状態によシ自己の端末から指定する信号情報である
。
また本発明による同期回路１１′は、受信タイミング線
１ （ＲＴ）のクロックタイミング（以下受信タイミン
グ１（ＲＴ）と略記する。他のタイミング線についても
同じ。）に同期した送信タイミング２（，５Ｔｌ）及び
５ （，５Ｔ２）を生成する論理積回路２２．否定入力
論理積回路２０．論理和回路２１．２３からなる論理回
路及びコ１；「理）Ｊｔ回路２６．否定入力論理積回路
２４、論理和回路２５．２７からなる論理回路から構成
される。論理回路の動作は図よシ明らかである。
１ （ＲＴ）のクロックタイミング（以下受信タイミン
グ１（ＲＴ）と略記する。他のタイミング線についても
同じ。）に同期した送信タイミング２（，５Ｔｌ）及び
５ （，５Ｔ２）を生成する論理積回路２２．否定入力
論理積回路２０．論理和回路２１．２３からなる論理回
路及びコ１；「理）Ｊｔ回路２６．否定入力論理積回路
２４、論理和回路２５．２７からなる論理回路から構成
される。論理回路の動作は図よシ明らかである。
次に本実施例について、着信時および発呼時の動作につ
いて説明する。
いて説明する。
着信時は、１の受信タイミング（ＲＴ）に同期した送信
タイミングを同期回路１１′の論理積回路２２および２
６に入力し、状態変数７，８との論理結果をモデム１２
及び端末１０へそれぞれ送信タイミング２ （５Ｔｌ）
及び５ （Ｓｒ２）として通知する。端末１０は送信タ
イミング５ （Ｓｒ２）によシデータを送信する。一方
モデム１２は自分自身で送信クロックを生成せず送信タ
イミング２（ＳＴ１）で動く。
タイミングを同期回路１１′の論理積回路２２および２
６に入力し、状態変数７，８との論理結果をモデム１２
及び端末１０へそれぞれ送信タイミング２ （５Ｔｌ）
及び５ （Ｓｒ２）として通知する。端末１０は送信タ
イミング５ （Ｓｒ２）によシデータを送信する。一方
モデム１２は自分自身で送信クロックを生成せず送信タ
イミング２（ＳＴ１）で動く。
アナログ網に閉じた発呼時は従来の通信と同様にモデム
１月・のクロックによる送信タイミングで動作してもよ
い。端末１０からの送信タイミング６（５Ｔ１）で動作
してもよい。
１月・のクロックによる送信タイミングで動作してもよ
い。端末１０からの送信タイミング６（５Ｔ１）で動作
してもよい。
ディジタル網との相互接続時の発呼では、同期回路１１
′は着イ６時と同様に受信タイミング１（ＲＴ）に同期
した送信クロックを生成する。この場合のモデム１２及
び端末１０の送信動作は上に述べた着信時と同様でちる
。
′は着イ６時と同様に受信タイミング１（ＲＴ）に同期
した送信クロックを生成する。この場合のモデム１２及
び端末１０の送信動作は上に述べた着信時と同様でちる
。
発着による状態遷移は、端末自身がダイヤルの准択信号
に対応する内容（例えは網間接続要求）によって自動的
に検出・生成することもｏＪ能であるし、また通信する
オペレータが直接手動で切シかえる方式も容易にできる
。なお本実施例では、ｉｉＪ期回路１１′ヲ端末１０お
よびモデム１２の間に設置したが、端末１０内またはモ
デム１２内に蔀７置して同様に機能することは云うまで
もない。
に対応する内容（例えは網間接続要求）によって自動的
に検出・生成することもｏＪ能であるし、また通信する
オペレータが直接手動で切シかえる方式も容易にできる
。なお本実施例では、ｉｉＪ期回路１１′ヲ端末１０お
よびモデム１２の間に設置したが、端末１０内またはモ
デム１２内に蔀７置して同様に機能することは云うまで
もない。
発明の効果
以上述べたように、本発明は、着信時は受信タイミング
から送信タイミングを生成することにより、モデムのク
ロック精度をディジタル網のクロック精度と同一にし、
発信時は、アナログ網に閉じる時は端末又はモデムから
クロックを供給し、ディジタル網と相互接続する時は受
信タイミングを利用して送信タイミングを生成するもの
であるから、クロック精度の異るアナログ網のモデムと
ディジタル網を高１１’ｊ度で効率よく相互接続ができ
、その効果が太きい。
から送信タイミングを生成することにより、モデムのク
ロック精度をディジタル網のクロック精度と同一にし、
発信時は、アナログ網に閉じる時は端末又はモデムから
クロックを供給し、ディジタル網と相互接続する時は受
信タイミングを利用して送信タイミングを生成するもの
であるから、クロック精度の異るアナログ網のモデムと
ディジタル網を高１１’ｊ度で効率よく相互接続ができ
、その効果が太きい。
第１図は本発明を適用するアナログ網とディジタル網を
相互接続する全体の接続構成図であシ、第２図は本発明
の同期方式に適用する同期回路の一実施例である。 １（ＲＴ）・・・モデムから同期回路への受信タイミン
グ線、２（ＳＴ１）・・・同期回路からモデムへの送信
タイミング線、３（Ｓｒ２）・・・モデムから同期回路
への送信タイミング線、４ （ＲＴ）・・・受信タイミ
ング線、５（Ｓｒ２）・・・同期回路から端末への送信
タイミング線、６（ＳＴ１）・・・端末から同期回路へ
の送信タイミング線、７・・・発呼又は着呼を示す状態
変数、８・・・発呼時に通信がアナログ網に閉じるか、
またはディジタル網を経由することがあるかを示す状態
変数、１０．１９．１３・・・端末Ａ、Ｂ、Ｃ１１１，
１１’・・・同期回路、１２．１４．１７・・・モデム
、１５・・・アナログ網、１６・・・網間接わ゛１−装
置、１８・・・ディジタル網、２０，２２，２４．２６
・・・論理稙回に’６．２１．２３．２５．２７・
・・論理和回路。 ４５
相互接続する全体の接続構成図であシ、第２図は本発明
の同期方式に適用する同期回路の一実施例である。 １（ＲＴ）・・・モデムから同期回路への受信タイミン
グ線、２（ＳＴ１）・・・同期回路からモデムへの送信
タイミング線、３（Ｓｒ２）・・・モデムから同期回路
への送信タイミング線、４ （ＲＴ）・・・受信タイミ
ング線、５（Ｓｒ２）・・・同期回路から端末への送信
タイミング線、６（ＳＴ１）・・・端末から同期回路へ
の送信タイミング線、７・・・発呼又は着呼を示す状態
変数、８・・・発呼時に通信がアナログ網に閉じるか、
またはディジタル網を経由することがあるかを示す状態
変数、１０．１９．１３・・・端末Ａ、Ｂ、Ｃ１１１，
１１’・・・同期回路、１２．１４．１７・・・モデム
、１５・・・アナログ網、１６・・・網間接わ゛１−装
置、１８・・・ディジタル網、２０，２２，２４．２６
・・・論理稙回に’６．２１．２３．２５．２７・
・・論理和回路。 ４５
Claims (1)
- クロック狛５度のそれぞれ異るアナログ網とディジタル
網とを相互接続し、データ伝送を行うときのモデムの伝
送タイミングとディジタル網の伝送タイミング相互の同
期方式において、端末の発着状態に対応して受信タイミ
ングに同期した送信タイミングを生成する論理回路から
なる同期回路を備え、着信時は受信タイミングに同期し
た送信タイミングを生成し、発信時は、アナログ網に閉
じるときは端末又はモデムからクロックを供給し、ディ
ジタル網を径由するときは受信タイミングに同期した送
信タイミングを生成することを特徴とする同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084529A JPH0632524B2 (ja) | 1983-05-14 | 1983-05-14 | タイミング供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084529A JPH0632524B2 (ja) | 1983-05-14 | 1983-05-14 | タイミング供給装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59210789A true JPS59210789A (ja) | 1984-11-29 |
| JPH0632524B2 JPH0632524B2 (ja) | 1994-04-27 |
Family
ID=13833163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58084529A Expired - Lifetime JPH0632524B2 (ja) | 1983-05-14 | 1983-05-14 | タイミング供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632524B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49134210A (ja) * | 1973-04-25 | 1974-12-24 |
-
1983
- 1983-05-14 JP JP58084529A patent/JPH0632524B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49134210A (ja) * | 1973-04-25 | 1974-12-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0632524B2 (ja) | 1994-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61502092A (ja) | パケット交換回線交換統合交換機 | |
| JPH0289455A (ja) | Ｐｂｘダイヤルインによるモデムモードの整合装置及び整合方法 | |
| JPH0667019B2 (ja) | 交換機制御方式 | |
| CA1219663A (en) | Data call transfer | |
| JPS60208136A (ja) | 時分割通信ネツトワ−クにおける同期方式 | |
| JPS59210789A (ja) | 同期方式 | |
| JPS6329464B2 (ja) | ||
| JPS6120458A (ja) | 話中音信号変換回路 | |
| JP2654024B2 (ja) | ディジタルボタン電話装置 | |
| JPS6010843A (ja) | 通信速度可変回線終端装置 | |
| JPH0642668B2 (ja) | データ交換システム | |
| JP2654025B2 (ja) | ディジタルボタン電話装置 | |
| JPS6072445A (ja) | ４線式専用回線用のモデムとディジタル回線交換網用デ−タ端末装置間のデ−タ交換装置 | |
| JPH02276332A (ja) | データ通信システム | |
| JPS59131245A (ja) | デ−タ回線交換機 | |
| JPH0218799B2 (ja) | ||
| JPS6159577B2 (ja) | ||
| JPH0263000B2 (ja) | ||
| JPS639720B2 (ja) | ||
| JPH03165647A (ja) | 割込み制御方式 | |
| JPS5897956A (ja) | 疑似自動発着信形網制御装置 | |
| JPS62279770A (ja) | 簡易デ−タ送受信装置 | |
| JPS63314936A (ja) | 調歩同期式のデ−タ通信システム | |
| JPS63132545A (ja) | チヤネル切替方式 | |
| JPS58191554A (ja) | デ−タ回線網の同期方式 |