JPS59210651A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS59210651A JPS59210651A JP8450883A JP8450883A JPS59210651A JP S59210651 A JPS59210651 A JP S59210651A JP 8450883 A JP8450883 A JP 8450883A JP 8450883 A JP8450883 A JP 8450883A JP S59210651 A JPS59210651 A JP S59210651A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- sheet
- detecting
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＩＣ，ＬＳＩ等Ｚ製造−′ｒる半導体製造装置
に係り、特にウェーハ検査工程を経た後にダイシングさ
れたチップから良品Ｙ選別し、所望のチップのみ乞選択
ダイピックアップする装置に関する。
に係り、特にウェーハ検査工程を経た後にダイシングさ
れたチップから良品Ｙ選別し、所望のチップのみ乞選択
ダイピックアップする装置に関する。
第１図乃至第３図乞参照して従来技術を説明する。エツ
チング、不純物拡散等の工程を経たウェーハは、ウェー
ハ検査の工程においてチップごとに電気的特性が調べら
れ、不合格品（不良品）にには不合格である旨のマーク
（不良インクマーク）が付される。ウェーハ検査工程を
経たウェーハは次にダイシングの工程に送られる。
チング、不純物拡散等の工程を経たウェーハは、ウェー
ハ検査の工程においてチップごとに電気的特性が調べら
れ、不合格品（不良品）にには不合格である旨のマーク
（不良インクマーク）が付される。ウェーハ検査工程を
経たウェーハは次にダイシングの工程に送られる。
第１図はダイシングおよび選択ダイピックアップの工程
ン説明する図である。第１図（ａ）に示す如く、樹脂（
例えば塩ビ系）フィルムシートなどの展延性シート１上
に粘着固定されたウェーハ２は、レーザーもしくはダイ
ヤモンドブレード等によってチップ３ごとに分割される
（ダイシング）。次に、第１図（ｂ）に示、丁如く、カ
セットリング等で保持された展延性シート１は２次元的
に延ばされる。
ン説明する図である。第１図（ａ）に示す如く、樹脂（
例えば塩ビ系）フィルムシートなどの展延性シート１上
に粘着固定されたウェーハ２は、レーザーもしくはダイ
ヤモンドブレード等によってチップ３ごとに分割される
（ダイシング）。次に、第１図（ｂ）に示、丁如く、カ
セットリング等で保持された展延性シート１は２次元的
に延ばされる。
これによって、チップ３は略整列された状態で展延性シ
ート１上に分布でることになる。展延性シート１は図示
しないＸ−Ｙテーブル等に収り付けられ、光学系と撮像
管、ＣＣＤ等の撮像手段乞用いて矢印４に示す如く１個
づつ不良インクマーク（ウェーハ検査工程で電気的特性
の不合格なものに付されている）の有無、チップの形状
等が検出される。
ート１上に分布でることになる。展延性シート１は図示
しないＸ−Ｙテーブル等に収り付けられ、光学系と撮像
管、ＣＣＤ等の撮像手段乞用いて矢印４に示す如く１個
づつ不良インクマーク（ウェーハ検査工程で電気的特性
の不合格なものに付されている）の有無、チップの形状
等が検出される。
糖２図は不良インクマークの有−、チップの形状等の検
出の様子を詳細に説明でる図で、第１図と同一要素は同
一符号で示しである。第２図（ａ）の如きチップ３に対
して、チップ３に反射させる平行光線ビ矢印４の方向に
走査する。すると、検出エリア５の内側妃おいてチップ
３からの反射光線が図示しない撮像管等に与えられ、塩
２図（ｂ）に示ｆようなビデオ信号６が得られる。ビデ
オ信号６ンスレツシユレベル（シきい値）において２値
化でると、第２図（ｃ）に示でような２値化信号が得ら
れる。
出の様子を詳細に説明でる図で、第１図と同一要素は同
一符号で示しである。第２図（ａ）の如きチップ３に対
して、チップ３に反射させる平行光線ビ矢印４の方向に
走査する。すると、検出エリア５の内側妃おいてチップ
３からの反射光線が図示しない撮像管等に与えられ、塩
２図（ｂ）に示ｆようなビデオ信号６が得られる。ビデ
オ信号６ンスレツシユレベル（シきい値）において２値
化でると、第２図（ｃ）に示でような２値化信号が得ら
れる。
この２値化信号の変化によって不良インクマークの有無
がわかり、また第２図（ｃ）の１＋からｔ２′ｔ！ｉで
のビット数等Ｙｌｌべることによりチップ３のサイズが
わかる。
がわかり、また第２図（ｃ）の１＋からｔ２′ｔ！ｉで
のビット数等Ｙｌｌべることによりチップ３のサイズが
わかる。
ところで、ダイボンディングあるいはチップの特性ごと
の仕分けのための選択グイピックアップは、従来は第２
図に示したチップの良、不良の判定と交互に行っている
。すなわち、不良インクマークの検出、サイズの判定等
を１個づつのチップについて行ないながらそのデータｉ
Ｍ／Ｃ本体制御部に転送し、１個づつダイピックアップ
している。
の仕分けのための選択グイピックアップは、従来は第２
図に示したチップの良、不良の判定と交互に行っている
。すなわち、不良インクマークの検出、サイズの判定等
を１個づつのチップについて行ないながらそのデータｉ
Ｍ／Ｃ本体制御部に転送し、１個づつダイピックアップ
している。
そのため、ダイソーターの歩留りが良くない場合（良品
が少ない場合）には、良品と不良品の判別に多くσ）時
間（１個のチップあたり０．２〜０．３秒）を要するの
に対しＭ／Ｃ制御部本体の稼動はチップが良品のときの
みであるため、装置の実稼動率が低下でるという欠点が
ある。
が少ない場合）には、良品と不良品の判別に多くσ）時
間（１個のチップあたり０．２〜０．３秒）を要するの
に対しＭ／Ｃ制御部本体の稼動はチップが良品のときの
みであるため、装置の実稼動率が低下でるという欠点が
ある。
また、フィルムシートを延ばて際に蛇行が生じると、良
品の取り残しや行飛びｔ引きおこす。第３図はその事情
を説明する図で、第１図および第２図と同一要素は同一
符号で示しである。ｆなわち、第３図（＆）の如くチッ
プ３が整然と配列されているときには、良品の嘔り残し
などは生じない。
品の取り残しや行飛びｔ引きおこす。第３図はその事情
を説明する図で、第１図および第２図と同一要素は同一
符号で示しである。ｆなわち、第３図（＆）の如くチッ
プ３が整然と配列されているときには、良品の嘔り残し
などは生じない。
しかし、第３図（ｂ）の如くチツ、７′３の配列が蛇行
しているときには、チップが検出エリアから外れたり１
舞りの行、列のチップ？検出したりして、良品であるチ
ップ乞取り残したり、他の行に飛びこえてチップラ暇り
出したりするなどの不都合が生じる。
しているときには、チップが検出エリアから外れたり１
舞りの行、列のチップ？検出したりして、良品であるチ
ップ乞取り残したり、他の行に飛びこえてチップラ暇り
出したりするなどの不都合が生じる。
さらに、ウェーハ検査工程で得られた特性データ（例え
ば性能レベルＡ、Ｂ、Ｃなど）にもとづいてチップ？特
性群に分け、特定の特性のチップ例えばＡクラスのチッ
プ）のみを選択ダイピックアップでる場合に、上記の如
き行飛びが生じると異なる特性のチップが取り上げられ
るという致命的な欠点をもたらす０ 〔発明の目的〕 本発明は上記の従来技術の欠点に艦みてなされたもので
、展延性シートケ二次元的に延ばした際にチップの配列
に蛇行が生じた際にも、的確に所望のチップ？検知して
選択ダイピックアップすることのできる半導体製造装置
を提供することを目的とする。
ば性能レベルＡ、Ｂ、Ｃなど）にもとづいてチップ？特
性群に分け、特定の特性のチップ例えばＡクラスのチッ
プ）のみを選択ダイピックアップでる場合に、上記の如
き行飛びが生じると異なる特性のチップが取り上げられ
るという致命的な欠点をもたらす０ 〔発明の目的〕 本発明は上記の従来技術の欠点に艦みてなされたもので
、展延性シートケ二次元的に延ばした際にチップの配列
に蛇行が生じた際にも、的確に所望のチップ？検知して
選択ダイピックアップすることのできる半導体製造装置
を提供することを目的とする。
上記の目的乞実現す−るため本発明は、ダイシングされ
て展延性シート上でほぼ規則的に整列された個々のチッ
プを全体像として把えて画像処理し、個々のチップ位置
および形状等乞検出して良品であるか不良品であるか（
形状、サイズが所望のものであるかどうか）χ判別する
と共に、ウェーハ検査工程で付けられた不良インクマー
クＧ気的特性が所望のものであるかどうかのマーク）χ
検出してこれらのデータを記憶し、この記憶データにも
とづいて（必要に応じてウェーハ検査工程において得ら
れた特性データも用いる）所望のチップ乞選択ダイピッ
クアップでる半導体製造装置乞提供するものである。
て展延性シート上でほぼ規則的に整列された個々のチッ
プを全体像として把えて画像処理し、個々のチップ位置
および形状等乞検出して良品であるか不良品であるか（
形状、サイズが所望のものであるかどうか）χ判別する
と共に、ウェーハ検査工程で付けられた不良インクマー
クＧ気的特性が所望のものであるかどうかのマーク）χ
検出してこれらのデータを記憶し、この記憶データにも
とづいて（必要に応じてウェーハ検査工程において得ら
れた特性データも用いる）所望のチップ乞選択ダイピッ
クアップでる半導体製造装置乞提供するものである。
第４図乃至第７図を参照して本発明の実施例のいくつか
を説明でる。第４図は一実施例の概要？示す正面図であ
る。ＤＣサーボ、パルスモータ等で駆動されるＸ−Ｙテ
ーブルｔｏ、ｘｉの上にはカセットリングホルダー１２
ｉ７介してカセットリング１３が取り付けられる。カセ
ットリング１３は展延性ジ−トン保持しており、その上
にはタイツングされたチップ１４がほぼ規則的に整列さ
れている。カセットリングホルダー１２の先端にはニー
ドルホルダー１４ヲ介して透過用光源１５が取り付けら
れ、カセットリングホルダーＩ２の上方には図示しない
ホルダー？介して落射用光源１６および撮像手段が設け
られている。この撮像手段は光学鏡筒１７、ＣＣＤリニ
ア素子！８およびＣＣＤカメラヘッド１９等から構成さ
れており、光学鏡筒１７に入射された光信号（矢印２］
）Ｙ’！気信号（ビデオ信号）に変換する。
を説明でる。第４図は一実施例の概要？示す正面図であ
る。ＤＣサーボ、パルスモータ等で駆動されるＸ−Ｙテ
ーブルｔｏ、ｘｉの上にはカセットリングホルダー１２
ｉ７介してカセットリング１３が取り付けられる。カセ
ットリング１３は展延性ジ−トン保持しており、その上
にはタイツングされたチップ１４がほぼ規則的に整列さ
れている。カセットリングホルダー１２の先端にはニー
ドルホルダー１４ヲ介して透過用光源１５が取り付けら
れ、カセットリングホルダーＩ２の上方には図示しない
ホルダー？介して落射用光源１６および撮像手段が設け
られている。この撮像手段は光学鏡筒１７、ＣＣＤリニ
ア素子！８およびＣＣＤカメラヘッド１９等から構成さ
れており、光学鏡筒１７に入射された光信号（矢印２］
）Ｙ’！気信号（ビデオ信号）に変換する。
ここで、Ｘ−Ｙテーブル１０，１１の分解能としてはダ
イシングされる製品によって異なるが、例えば１０μ／
５ｔｅｐ程度が適当である。Ｘ−Ｙテーブル１０．１１
の可動範囲はウェーハＹ延ばした状態でこれをカバーす
るだけの検出エリアが得られるもので！２：ければなら
ない。また、透過用光源１５はチップの位置、形状χ検
出するときに用いられ、これのみではウェーハ検査工程
で付けられた不良インクマークを検知でろことはできな
い。従ってウェーハ検査工程の結果は全てフロッピディ
スク等に記憶され、チップにマークが付されていないと
きに有効である０落射用、光源１６はチップの位置、形
状のみならず、不良インクマークの検出をも行なうとき
に用いられる。光学鏡筒１７の倍率はセンサーの種類、
波長等によっても異なるが、直径５インチのウェーハで
は×１／６倍程度が適当である。
イシングされる製品によって異なるが、例えば１０μ／
５ｔｅｐ程度が適当である。Ｘ−Ｙテーブル１０．１１
の可動範囲はウェーハＹ延ばした状態でこれをカバーす
るだけの検出エリアが得られるもので！２：ければなら
ない。また、透過用光源１５はチップの位置、形状χ検
出するときに用いられ、これのみではウェーハ検査工程
で付けられた不良インクマークを検知でろことはできな
い。従ってウェーハ検査工程の結果は全てフロッピディ
スク等に記憶され、チップにマークが付されていないと
きに有効である０落射用、光源１６はチップの位置、形
状のみならず、不良インクマークの検出をも行なうとき
に用いられる。光学鏡筒１７の倍率はセンサーの種類、
波長等によっても異なるが、直径５インチのウェーハで
は×１／６倍程度が適当である。
センサーヘッドにはＩＴＶ、フォトアレイ等を用いても
よい。
よい。
第５図はチップ群を撮像手段で走査でる様子？説明する
図で、第１図乃至第４図と同−媛素は同一符号で示しで
ある。ＣＣＤ ｌｊニア素子１８は点ａから点すまで例
えば１画素あたり８μｍで３６４８画素あり、これによ
って１回の走査によってダイシングされたウェーハの全
体像を画像処理できる。
図で、第１図乃至第４図と同−媛素は同一符号で示しで
ある。ＣＣＤ ｌｊニア素子１８は点ａから点すまで例
えば１画素あたり８μｍで３６４８画素あり、これによ
って１回の走査によってダイシングされたウェーハの全
体像を画像処理できる。
すなわち、チップ３χ粘着した展延性シート４に矢印２
１（第４図においても同じ）の方向に駆動すると、透過
用光源１５ヲ用いるときにはチップ３の位置および形状
を全体像として把えることができ、落射用光源１６乞用
いるときにはチップ３の位置、形状のみならず不良イン
クマーク２２ヲも全体像の中で把えることができる。こ
こで、チップ３の位置は例えばチップ３の中心点のｍｍ
（Ｘｉｊ 、ＹＩＪ ）と把えることができる。座標
の原点は例えば点ａに設定できろ。
１（第４図においても同じ）の方向に駆動すると、透過
用光源１５ヲ用いるときにはチップ３の位置および形状
を全体像として把えることができ、落射用光源１６乞用
いるときにはチップ３の位置、形状のみならず不良イン
クマーク２２ヲも全体像の中で把えることができる。こ
こで、チップ３の位置は例えばチップ３の中心点のｍｍ
（Ｘｉｊ 、ＹＩＪ ）と把えることができる。座標
の原点は例えば点ａに設定できろ。
第６図は第５図に示す如く撮像手段によってチップ群を
走査する様子？説明でるタイミングチャートである。第
６図（、）はＸ−Ｙテーブル１０．１１のＸ ４’ｌｂ
方回の移動速度？示しており、時点Ｔ１〜Ｔ２が加速（
立上り）領域、時点Ｔ２〜Ｔ３が等速領域、時点Ｔ３〜
Ｔ４が減速（立下り）領域である。
走査する様子？説明でるタイミングチャートである。第
６図（、）はＸ−Ｙテーブル１０．１１のＸ ４’ｌｂ
方回の移動速度？示しており、時点Ｔ１〜Ｔ２が加速（
立上り）領域、時点Ｔ２〜Ｔ３が等速領域、時点Ｔ３〜
Ｔ４が減速（立下り）領域である。
第６図（ｂ）は検出データ？入力でる領域（センシング
領域）χ示しており、センシング領域は時点Ｔ２〜Ｔ３
の領域てなわちＸ−Ｙテーブル１０．１１が等速で移動
てる領域である。
領域）χ示しており、センシング領域は時点Ｔ２〜Ｔ３
の領域てなわちＸ−Ｙテーブル１０．１１が等速で移動
てる領域である。
第６ Ｂ）！Ｉ （ｃ）はＸ−Ｙテーブル駆動 、 １
１Ｙ鹿動する信号の変化？示しており、時点Ｔ＋でＯＮ
され時点１′４でＯＦＦされる。
１Ｙ鹿動する信号の変化？示しており、時点Ｔ＋でＯＮ
され時点１′４でＯＦＦされる。
第６図（ｄ）はＣＣＤ ＩＩニア素子１８Ｙ動作させる
信号の変化？示しており、時点Ｔ２でＯＮされ時点Ｔ３
でＯＦＦされる。チップ群はこの範囲内（等速移動領域
内）に収まるようにセットする。
信号の変化？示しており、時点Ｔ２でＯＮされ時点Ｔ３
でＯＦＦされる。チップ群はこの範囲内（等速移動領域
内）に収まるようにセットする。
第６図（ｅ）はＸ軸側における画素に対する信号を嘔り
込むためのタイミング信号を示しており、例えばタイミ
ング信号がローベル（以下１Ｌ“という）からハイレベ
ル（以下’Ｈ″という）になる時点で画素に入力された
光信号（反射光又は透過光）が電気信号（ビデオ信号）
として検出される。
込むためのタイミング信号を示しており、例えばタイミ
ング信号がローベル（以下１Ｌ“という）からハイレベ
ル（以下’Ｈ″という）になる時点で画素に入力された
光信号（反射光又は透過光）が電気信号（ビデオ信号）
として検出される。
第６図（ｆ）は撮像手段によって検出されたビデオ゛信
号６の変化？示しており、スレッシュレベル７で２値化
−ｆ′ると第６図（ｇ）のようになる。このようにして
、落射用光源１６７ａ１′用いると不良インクマーク２
２（第５図）を信号の変化３１（第６図（ｇ））として
検出できる。なぜならば、落射用光源１６から発生され
てチップ３に反射した光は不良インクマーク２２の部分
で弱くなり、それに応じてビデオ信号に変化３１が現わ
れるからである。
号６の変化？示しており、スレッシュレベル７で２値化
−ｆ′ると第６図（ｇ）のようになる。このようにして
、落射用光源１６７ａ１′用いると不良インクマーク２
２（第５図）を信号の変化３１（第６図（ｇ））として
検出できる。なぜならば、落射用光源１６から発生され
てチップ３に反射した光は不良インクマーク２２の部分
で弱くなり、それに応じてビデオ信号に変化３１が現わ
れるからである。
第７図はＣＣＤリニア素子１８Ｙ介して検出されたデー
タを処理する回路のブロック図である。ＣＣＤＩＪニア
素子１８から出力されたビデオ信号は２値化変換部４０
で２値信号化され、メモリ一部４１（メモリコントロー
ラとメモリストックとからなる）に記憶されろ。ＣＰＵ
（演算部）４２はメモリ一部４１の内容（特に形状につ
いてのデータ）にもとづいてチップの外形、サイズ等の
良、不良χ判別すると共に、それぞれのチップの座標等
乞演算する。
タを処理する回路のブロック図である。ＣＣＤＩＪニア
素子１８から出力されたビデオ信号は２値化変換部４０
で２値信号化され、メモリ一部４１（メモリコントロー
ラとメモリストックとからなる）に記憶されろ。ＣＰＵ
（演算部）４２はメモリ一部４１の内容（特に形状につ
いてのデータ）にもとづいてチップの外形、サイズ等の
良、不良χ判別すると共に、それぞれのチップの座標等
乞演算する。
タイミング指定手段は４４はＸ−Ｙ軸ドライバ４３から
の指令にもとづきＣＣＤ感応のタイミングを指示でる信
号を発する。この信号は、Ｘ軸方向のテーブル駆動と連
動して、例えば１０μｍ−２０μｍ間隔で発せられ、こ
れによりＸ軸センシング領域の座標が決定できる。
の指令にもとづきＣＣＤ感応のタイミングを指示でる信
号を発する。この信号は、Ｘ軸方向のテーブル駆動と連
動して、例えば１０μｍ−２０μｍ間隔で発せられ、こ
れによりＸ軸センシング領域の座標が決定できる。
次に、第４図乃至第７図に示す装置によってタイミング
されたチップを選択ダイピックアップする動作ン説明す
る。なお、ウェーハ検査工程におけろ電気的特性に関す
るデータ（チップごとの性能レベルデータで、例えばＡ
、Ｂ、Ｃ不合格の４クラスがあるとする）は、あらかじ
めフロッピーディスク等の特性記憶装置に収納されてい
るものとでる。
されたチップを選択ダイピックアップする動作ン説明す
る。なお、ウェーハ検査工程におけろ電気的特性に関す
るデータ（チップごとの性能レベルデータで、例えばＡ
、Ｂ、Ｃ不合格の４クラスがあるとする）は、あらかじ
めフロッピーディスク等の特性記憶装置に収納されてい
るものとでる。
まず落射用光源１６とＣＣＤリニア素子１８によって把
えもれたウェーハの全体像により、各チップの位置、形
状および不良インクマーク（不合格品）の有無を知るこ
とができる。なお、透過用光源１５のみ２用いるときは
不良インクマークは検出できない。各チップの形状のデ
ータχ演算するとチップの外形、サイズ等が不良（外形
サイズが太きすぎたり、欠損があるなど）であるかどう
かが判別できる。また、ウェーハ中心近傍の任意の一行
ま。
えもれたウェーハの全体像により、各チップの位置、形
状および不良インクマーク（不合格品）の有無を知るこ
とができる。なお、透過用光源１５のみ２用いるときは
不良インクマークは検出できない。各チップの形状のデ
ータχ演算するとチップの外形、サイズ等が不良（外形
サイズが太きすぎたり、欠損があるなど）であるかどう
かが判別できる。また、ウェーハ中心近傍の任意の一行
ま。
たは−列の旧番目とｎｎ番目のチップの、ＸまたはＹ座
標値から傾きθヶ算出てることができ、また容易に補正
もでき、各チップの中心点の座標乞数値で把えろことが
でき７：）。
標値から傾きθヶ算出てることができ、また容易に補正
もでき、各チップの中心点の座標乞数値で把えろことが
でき７：）。
そこで、個々のチップの配列を行、列としてアドレス化
し、それぞれのアドレスに座標データ、外形の良、不良
のデータ、不良インクマークの有無などのデータχ対応
させて記憶する。
し、それぞれのアドレスに座標データ、外形の良、不良
のデータ、不良インクマークの有無などのデータχ対応
させて記憶する。
選択ダイピックアップは上記の動作乞終了した後に行う
。すなわち、特性記憶装置にあらかじめ保持されている
チップごとの電気的特性に関するデータと、上記のアド
レスデータ等と７参照しＭ／Ｃ制御部本体を作動させろ
ようにする。例えば、Ａクラスの良品のみ？取り出すと
きには、これら記憶内容にもとづいて対応でろチップ（
Ａクラスで外形サイズが良品のもの）χ選択し、その座
標値データにもとづいて該当のチップの４乞選択ダイピ
ックアップでる。
。すなわち、特性記憶装置にあらかじめ保持されている
チップごとの電気的特性に関するデータと、上記のアド
レスデータ等と７参照しＭ／Ｃ制御部本体を作動させろ
ようにする。例えば、Ａクラスの良品のみ？取り出すと
きには、これら記憶内容にもとづいて対応でろチップ（
Ａクラスで外形サイズが良品のもの）χ選択し、その座
標値データにもとづいて該当のチップの４乞選択ダイピ
ックアップでる。
上記の如く本発明は、ダイシングされて展延性シート上
でほぼ規則的に整列された個々のチップを全体像として
把えて画像処理し、個々のチップの座標値データ、外形
サイズが良品であるかどうかのデータおよび不良インク
マークの有無などのデータケ対応させて記憶できるよう
にしたので、チップの配列が蛇行している場合であって
もこれらのデータにもとづいてＭ／Ｃ制御部を動作させ
ることにより、的確に良品の位置ン゛検知して選択ダイ
ピックアップすることのできろ半導体製造装置カ得られ
る。特に、この効果はダイソーターの歩留りが良（ない
ときに顕著になる。
でほぼ規則的に整列された個々のチップを全体像として
把えて画像処理し、個々のチップの座標値データ、外形
サイズが良品であるかどうかのデータおよび不良インク
マークの有無などのデータケ対応させて記憶できるよう
にしたので、チップの配列が蛇行している場合であって
もこれらのデータにもとづいてＭ／Ｃ制御部を動作させ
ることにより、的確に良品の位置ン゛検知して選択ダイ
ピックアップすることのできろ半導体製造装置カ得られ
る。特に、この効果はダイソーターの歩留りが良（ない
ときに顕著になる。
また、ウェーハ検査工程において得られた特性データ（
例えば性能のクラス別けに関−ｒるデータ）と連動させ
ることにより、特定の特性を有する良品の位置火的確に
検知して選択ダイピックアップ′１″ることのできる半
導体製造装置が得られる。このため、システムの無人化
？実現することか可能になる。
例えば性能のクラス別けに関−ｒるデータ）と連動させ
ることにより、特定の特性を有する良品の位置火的確に
検知して選択ダイピックアップ′１″ることのできる半
導体製造装置が得られる。このため、システムの無人化
？実現することか可能になる。
第１図はダイシングされたウェーハの正面図、第２図は
従来装置によるチップ検出の手法を説明でる図、第３図
は従来装置によるチップ検出の手法の欠点を説明する図
、第４図は本発明の一実施例の概要２示す正面図、第５
図は第４図の実施例によるチップ検出の手法乞説明でる
図、駆６図は第４図および第５図に示す実施例の動作の
タイムチャート、第７図は第４図乃至第６図に示す実施
例の検出データを処理する回路のブロック図である。 １・・・展延性シート、２・・・ウェーハ、３・・・チ
ップ、５・・・検出エリア、６・・・ビデオ信号、１０
．１１・・・Ｘ。 Ｙテーブル、１２・・・カセットリ〉″グホルダー、１
３・・・カセットリ〉′グ、１４・・・ニードルホルダ
ー、１５・・・透過用光源、１７・・・光学鏡筒、１８
・・・ＣＣＤ ＩＪニア素子、１９・・・ＣＣＤカメラ
ヘッド、乙・・・不良インクマーク。 出願人代理人 猪 股 清２２− 第１ （ａ） 第２図 図 （ｂ） 第３図
従来装置によるチップ検出の手法を説明でる図、第３図
は従来装置によるチップ検出の手法の欠点を説明する図
、第４図は本発明の一実施例の概要２示す正面図、第５
図は第４図の実施例によるチップ検出の手法乞説明でる
図、駆６図は第４図および第５図に示す実施例の動作の
タイムチャート、第７図は第４図乃至第６図に示す実施
例の検出データを処理する回路のブロック図である。 １・・・展延性シート、２・・・ウェーハ、３・・・チ
ップ、５・・・検出エリア、６・・・ビデオ信号、１０
．１１・・・Ｘ。 Ｙテーブル、１２・・・カセットリ〉″グホルダー、１
３・・・カセットリ〉′グ、１４・・・ニードルホルダ
ー、１５・・・透過用光源、１７・・・光学鏡筒、１８
・・・ＣＣＤ ＩＪニア素子、１９・・・ＣＣＤカメラ
ヘッド、乙・・・不良インクマーク。 出願人代理人 猪 股 清２２− 第１ （ａ） 第２図 図 （ｂ） 第３図
Claims (1)
- 【特許請求の範囲】 ■、ダイシングの後に延ばされた展延性シート上でほぼ
規則的に配列されたチップ群から所望のチップ乞選択ダ
イピックアップする半導体製造装置において、 前記展延性シート上の個々のチップの位置および形状乞
検出でる検出手段と、この検出手段の出力にもとづいて
個々のチップが良品であるか不良品であるかケ判別でる
判別手段と、少なくとも前記チップの位置に関するデー
タおよび前記判別手段による判別結果？記憶する記憶手
段と、この記憶手段の記憶内容にもとづいて前記展延性
シート上から良品のみを選択ダイピックアップ″ｆろピ
ックアップ手段と乞備えることを特徴とする半導体製造
装置。 ２、ピックアップ手段は、前記記憶手段の記憶内容およ
び所定のウェーハ検査において得られた個々のチップの
特性データにもとづいて特定の性能レベル品のみを選択
ダイピックアップすることン特徴とする特許請求の範囲
第１項記載の半導体製造装置。 ３ダイシングの後に延ばされた展延性シート上でほぼ規
則的に配列されたチップ群から所望のチップ馨選択ダイ
ピックアップする半導体製造装置において、 前記展延性シート上の個々のチップの位置および形状乞
検出する第１の検出手段と、所定のウェーハ検査におい
て電気的特性が一定の条件乞満さないチップに付された
不合格マークビ検出する第２の検出手段と、前記第１の
検出手段の出力にもとづいて個々のチップが良品である
か不良品であるか乞判別する判別手段と、少なくとも前
記チップの位置に関でろデータ、前記不合格マークが付
されているかどうかのデータおよび前記判別手段による
判別結果ン記憶でる記憶手段と、この記憶手段の記憶内
容にもとづいて前記展延性シート上から不合格マークが
付されておらずかつ良品と判別されたチップのみを選択
ダイピックアップするピックアップ手段とを備えること
乞特徴とする半導体製造装置。 ４、ピックアップ手段は、前記記憶手段の記憶内容およ
び所定のウェーハ検査において得られた個々のチップの
特性データにもとづいて特定の性能レベル品のみを選択
ダイピックアップすることを特徴とする特許請求の範囲
第３項記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8450883A JPS59210651A (ja) | 1983-05-14 | 1983-05-14 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8450883A JPS59210651A (ja) | 1983-05-14 | 1983-05-14 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59210651A true JPS59210651A (ja) | 1984-11-29 |
Family
ID=13832582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8450883A Pending JPS59210651A (ja) | 1983-05-14 | 1983-05-14 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59210651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240039A (ja) * | 1987-03-27 | 1988-10-05 | Tokyo Electron Ltd | ウエハ切断工程後の外観検査装置 |
| DE10347543A1 (de) * | 2003-10-14 | 2005-05-25 | Mühlbauer Ag | Ablösevorrichtung zum Ablösen elektronischer Bauteile von einem Träger |
-
1983
- 1983-05-14 JP JP8450883A patent/JPS59210651A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240039A (ja) * | 1987-03-27 | 1988-10-05 | Tokyo Electron Ltd | ウエハ切断工程後の外観検査装置 |
| DE10347543A1 (de) * | 2003-10-14 | 2005-05-25 | Mühlbauer Ag | Ablösevorrichtung zum Ablösen elektronischer Bauteile von einem Träger |
| DE10347543B4 (de) * | 2003-10-14 | 2006-07-13 | Mühlbauer Ag | Ablösevorrichtung zum Ablösen elektronischer Bauteile von einem Träger |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008773B1 (ko) | 검사대상 패턴용 결함 검출방법 및 그 장치 | |
| US4543659A (en) | Method for recognizing a pellet pattern | |
| JPH07161759A (ja) | ワイヤボンディング装置 | |
| US10622232B2 (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same | |
| CN111213045A (zh) | 自动缺陷分类 | |
| JP2015119056A (ja) | 欠陥分類方法及び検査装置 | |
| JP4979989B2 (ja) | チップの実装装置及び実装方法 | |
| JP2014137229A (ja) | 検査装置及び欠陥検査方法 | |
| US4874956A (en) | Method and apparatus for inspecting semiconductor devices for their bonding status | |
| JP4403777B2 (ja) | 配線パターン検査装置及び方法 | |
| JP5713419B1 (ja) | 欠陥分類方法及び検査装置 | |
| JPS59210651A (ja) | 半導体製造装置 | |
| JP4504612B2 (ja) | 異物検査方法及び異物検査装置 | |
| US7556973B2 (en) | Manufacturing method for semiconductor device | |
| JP3272998B2 (ja) | バンプ高さ良否判定装置 | |
| JPH11354599A (ja) | シリコンウェーハの結晶欠陥の検査方法、および同方法に使用する結晶欠陥検査装置 | |
| JP3945638B2 (ja) | 検査方法及び検査装置 | |
| JP2008172203A (ja) | 半導体チップの選別装置 | |
| JPH08330390A (ja) | ピックアップ装置及びピックアップ方法 | |
| JP2008311430A (ja) | 半導体チップ検出装置及びこれを用いた半導体チップ検出方法 | |
| JPH0722475A (ja) | ダイボンディング方法およびダイボンダ | |
| JP4093930B2 (ja) | フレーム搬送プローバ | |
| JP2003240730A (ja) | 半導体チップ検査装置 | |
| JPH02247510A (ja) | 外観検査装置 | |
| JP3207974B2 (ja) | フォトマスクの欠陥検査方法 |