JPS59205669A

JPS59205669A - 高速フ−リエ変換の演算装置

Info

Publication number: JPS59205669A
Application number: JP58078823A
Authority: JP
Inventors: Yoshiaki Tanaka; 美昭田中; Mamoru Inami; 稲見　衛; Yoshiki Otsuki; 大槻　善樹
Original assignee: Victor Company of Japan Ltd; Nippon Victor KK
Current assignee: Victor Company of Japan Ltd; Nippon Victor KK
Priority date: 1983-05-04
Filing date: 1983-05-04
Publication date: 1984-11-21
Anticipated expiration: 2003-05-04
Also published as: JPH0228187B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は高速フーリエ変換の演算装置に係り、高速フー
リエ変換（ＦＦＴ）の演算を高速で行なう演算装置に関
する。

従来技術周知のように、アナログ信号波形の周波数スペクトルは
、このアナログ信号波形をフーリエ変換することによっ
て求められるから、このようなフーリエ変換並びにその
逆変換を電子計算機により行なうことにより、アナログ
信号の周波数分析等ができ、またフーリエ変換出力にフ
ィルタの伝達関数を乗算し、それをフーリエ逆変換する
ことにより信号のろ波もできることが従来より知られて
いた。しかし、電子計算機を用いても上記のフーリエ変
換等に長時間の演算時間を必要とすることが少なくなか
ったが、１９６５年にクーリー（Ｃｏｏｌｅｙ　）とチ
ューキー（Ｔ　ｕｋｅｙ）によって発表された高速フー
リエ変換（ＦＦＴ：ファースト・フーリエ・トランスフ
オーム）により大幅な演算時間の短縮化ができることが
示されて以来、このＦＦＴは現在では音声信号等の周波
数分析、認識。

合成や、ディジタルフィルタ、画像データ処理。

医療用断層写真、光計測など多数の技術分野に亘って使
用されていることは周知の通りである。

ＦＦＴに関しては多くの文献（例えば、［、Ｏ０ＢＲＩ
ＧＨＡＭ著、宮用、合弁共訳「高速フーリエ変換」、科
学技術出版社、′７４．１６６頁〜１８２頁）に記載さ
れており、公知であるのでその詳細な説明は省略するが
、その原理は離散的フーリエ変換（ＤＦＴ：ディスクリ
ート・フーリエ・トランスフオーム）とその逆変換（Ｉ
ＤＦＴ：インバース・ディスクリート・フーリエ・トラ
ンスフオーム）を定義する次式％式％の計算で、同じ乗算を何回も繰り返すことがないように
、長い数列のＤＦＴを少数個毎に分割して何回にも分け
て行なうことにより、乗算回数を減らして演算時間を短
縮したアルゴリズムである。

なＪ３、（１）式及び（２式中、ｘｐは時間関数のサン
プル値系列で、Ｘｋは周波数スペクトルの勺ンプル値系
列で、またｐ及び１（は夫々ＯからＮ−１までの範囲の
正の整数を示す。また（１）〜（３）式中、ｐｋをＳと
Ｊ５　＜と、ｗ　ｐ　ｋ　　はＷｐｋ　−Ｗ８＝ｃｏｓ　　（（２πｓ）／Ｎ） −ｊｓｉｎ　（（２πＳ）／Ｉｎ　　　　　　’　　　
　（４）で示される。このＷ５は位相回転因子と呼ばれ
る　　　゛；゛変数である。

（１）式を直接的に計算する場合はＷは複素数であるし
、ｘｐも複素数であってもよいので　Ｎ２回の複素数の
乗算と、Ｎ　（Ｎ−１＞回の複素数の加算とを必要とす
るのに対し、ＦＦＴによれば入力データ列のデータ数Ｎ
の半数であるＮ／２と、ステージ数（計輝例の列数）で
あるＩＱ（＋　２　Ｎとの積で表わされる乗算回数と、
その２倍の複素数の加算を要する。従って、演算時間が
乗算回数に比例すると仮定すると、ＦＦＴは上記直接的
な計算方法に比し大幅に演算時間を短縮することができ
る。

発明が解決しようとする問題点しかるに、上記のＦＦＴにより演算時間が大幅に短縮さ
れたといっても、実際にＦＦＴの演算結果に基づいて１
；１られたデータによる画像をディスプレイ装置に表示
するにあＩＣす、視覚的に実時間であると見做せるほど
演算時間を速くすることは困デ「であるという問題点が
あった。

そこで、本発明は位相回転因子を乗算する必要のない２
つのタイプと乗算する必要のある２つのタイプとに分類
し、かつ、それらの位相回転因子の周期的出現に着目し
て次々の位相回転因子を予測して、効率良くバタフライ
演算することにより、乗算回数を従来のＦＦＴ演算装置
よりも減少し得、もって視覚的に実時間であると見做せ
るほどに演算時間を短縮し得る高速フーリエ変換の演算
装置を提供することを目的とする。

問題点を解決するための手段本発明は、入力データに対し位相回転因子を用いたバタ
フライ演算を順次行なって高速フーリエ変換されたデー
タ列を得る演算装置であって、入力データ列をバタフラ
イ演算されるべき上記位相回転因子の値に応じて振分け
て出力する第１の一切検出力手段と、上記位相回転因子
の値が１．−ｊであるときに該位相回転因子とバタフラ
イ演算されるべきデータが該第１の切換出力手段より印
加される第１．第２の演算ユニットと、実数部の絶対値
と虚数部の絶対値とが夫々等しい値の位相回転因子とバ
タフライ演算されるべきデータが該第１の切換出力手段
より印加される第３の演算ユニットと、上記領収外の値
の位相回転因子とバタフライ演算されるべきデータが該
第１の切換出力手段より印加される第４の演算ユニット
と、予め記憶されている乗算係数を定められた順序で該
第４の演算ユニットに印加する手段と、該第１乃至第４
の演算ユニットの出力データを一定の順序で、かつ、実
数部と虚数部とに夫々分けて出力する第２の切換出力手
段とより構成したものであり、以下その一実施例につい
て図面と共に説明する。

実施例本発明はＦＦＴの信号流れ図上の変数である位相回転因
子Ｗ９を乗算する必要のない２つのタイプ（タイプ■、
タイプ■）と、乗算する必要のある２つの夕゛イブ（タ
イプ■、タイプ■）に分類し、かつ、それらのタイプの
周期的出用に着目して効率良くバタフライ演算するよう
構成したものであり、まずその原理について説明する。

ＦＦＴアルゴリズムに必要な計算は、第１図に示す如き
信号流れ図により簡潔に表現することができる。第１図
は前記（１）式の時間関数のサンプル値系列ｘｐのデー
タ数Ｎが「８」の場合の信号流れ図で、ＸＯ〜×７より
なるデータ列は左端の節点列で示され、２番目、３番目
及び４番目の節点列は計算列と呼ばれるが、ここではス
テージ１．ステージ２及びステージ３ともいうものとす
る。信号流れ図における計算列くステージ）の各節点に
は、前の節点からの伝達路を表わす２本の実線が入る。

伝達路は一つ前の列の節点から出力される数値に位相回
転因子Ｗ　を掛けて、その結果を次の列の節点に伝達Ｊ
−る。Ｊなわち、第１図に示す各節点のうち相１↓ζる
４つの節点についてみると、第２図に示ず如く、２つの
節点の１対の入力データＡ及びＢは、次の節点にデータ
Ｃ，Ｄとして伝達されるが、この場合、出力データＣは
Ａ　＋　、Ｂ　Ｗ’の演算結果によるデータであり、出
力データＤはＡ−Ｂ’ｌＡ’の演算結果によるデータで
あり、これらの塁木演掠をバタフライ演算と呼ぶことは
周知の通りである。バタフライ演算はステージ１→ステ
ージ２→ステージ３の順序で行なわれる。

上記のバタフライ演算の回数は入力データの半数である
Ｎ／２とステージ数（計算列数）であるｌｏｇ　２　Ｎ
との積であり、第１図の例ではＮ＝８であるから１２回
である。ここで、第１図かられかるように、どのステー
ジにも、前のステージの同じ一対の節点から出た伝達路
が入る二つの節点があり（この二つの節点を双対節点対
という）、ステージ乏における双対節点対間の間隔はＮ
／２１である。一般に、一つの節点における位相回転因
子と、その双対節点における位相回転因子とは夫々絶対
値が同じで、符号が異なるだけであるから、双対節点対
の値を計算するために必要な復素数の乗算は１回で良い
ことが知られている。

また一つの節点において、１つ前の列の節点のデータに
乗算する位相回転因子Ｗ”のＳの値は、データ×０〜×
７の添字「０」〜「７」を引数と呼ぶものとすると、各
列の節点は引数で表わされ、引数の最大値を表わせる最
小のビット数Ｙの２進数で各引数を表わし、この２進数
をＹからステージ数２だけ斧し引いた値だけ右ヘピット
シフトし、左側のＹ−４ビツトにｒＯＪを補い、更にそ
の２進数のビット順序を逆転することにより得られる。

このように、Ｓの値を求めるためには、引数を示すＹビ
ットの２進数を右へＴ−４ビツトずらす必要があるが、
演算処理においてこれを実行するためには、引数（これ
をｎとする）を２１−１　で除したときの整数部（これ
をＰで表わすものとする）に対し、ビット順序逆転を行
なわねばならないことが知られている。従って、第１図
の例では、Ｓの値はｒｏｂ、ｒ２Ｊ、ｒｌＪ、ｒ３Ｊの
いずれかとなる。

以上より、上記の引数、ステージ数及び整数部１つの各
値の関係は第１図の場合を例にとると、第３図に示ず如
ぎ図表で表わすことができる。第３図において、Ｘ印は
前記した双対節点対を構成する２つの節点のうち、乗算
が不要な他方の節点を示す。またステージ数と引数とに
よって表わされる値は、前記整数部Ｐの値を示し、例え
ばステージ数が「１」で、引数が「○」〜「３」の各場
合の整数部Ｐは、之が１．Ｙが３．ｎがＯ〜３であるか
ら、ｒＯＪとなる。また、ステージ数が２で、′引数が
１４」又は「５」のいずれかである場合、の整数部Ｐは
、２が２．Ｙが３．ｎが４又は５であるから、「２」と
なる。

また、上記整数部Ｐの値と、位相回転因子Ｗ′における
角度θ（ただし、θは（４）式中の２πＳ／Ｎ）との関
係は、第４図に示す如くになる。第１図の場合、整数部
Ｐは第３図からもわかるように、ｒｏｂ、ｒ２Ｊ、ｒ４
Ｊ、ｒ、６Ｊのいずれがとなるが、Ｐが［０１のときは
θはＯ”７１−あり、「２」のときはθ７　　（＝９０
°）、ｒ４Ｊのときはθ４〈−４５°）、ｒ６Ｊときは
θｓ　　（＝１３５°）となる。

また−例として入ノ〕データ列のデータ数が２５６（−
２）の場合の引数２５６．ステージ数８（−１ｏ（＋　
２２５６＞　、及び整数部Ｐの各個の関係は、第３図に
示す方法と同様の方法で図示すると、第５図に示す如く
になる。この場合は、整数倍Ｐの値は上記ｒｏ’Ｊ、ｒ
２Ｊ、ｒ４Ｊ、ｒ６Ｊの他に、「８」以上でｒ２５４Ｊ
以下の偶数をとる。

また、整数部Ｐがｒ８Ｊ、ｒ１’ＯＪ、Ｍ’２Ｊ。

「１４」である場合の前記角度θは、第４図に８゜１０
．１２．及び１４で示ず実線とＯで示ず実線とがなす角
度で表わされる。

ところで、前記第２図に示した入力データＡ。

Ｂを夫々で表わすものとすると、４）式及び６）式からＣ＝　Ａ
　＋　Ｂ、Ｗ’ −（ＡＲ十ＢＲ−ＣＯ３θ＋３１ｓｉｎθ）十ｊ（Ａ＋
＋Ｂ＋ｃｏｓθ−３Ｒ３ｉｎθ）＝ＡＲ＋ＴＲ＋ｊ　　
（Ａｒ　＋ＴＩ）　　　　（６）Ｄ　＝　Ａ　−Ｂ　Ｗ
’ ＝ＡＲ−ＴＲ十ｊ　　（Ａ＋　−ＴＩ　）　　　　（７
）となる。（６）式かられかるように、ＴＲを求めるた
めには２回の乗算が必要であり、ＴＩを求めるためには
やはり２回の乗算が必要であり、結局、Ｃを求める場合
には計４回の乗算が必要となる（Ｄ　　　　。

も同様）。なお、ＴＲ，ＴＩはＣを求めた時にメヤｊＪ
　ｃ’：：−；：ｃ！　ｔｆｆｉ　Ｌ／−ｚお４−１よ
り、。０あ。−”［に再度計算することなく使用するこ
とができる。

しかして、第４図かられかるように、整数部Ｐの値がｒ
ＯＪのとぎは、θが０°であり、ＣＯ，Ｓθ＝ｌ、Ｓｉ
ｎθ＝Ｏであるから、（４）式からＷ　は「１」となり
、よって６）及びω式からＣ＝Ａ＋Ｂ。

Ｄ＝Ａ−Ｂとなり、Ｃ及びＤは加減算のみのバタフライ
演算によって生成することができる。しかも、ステージ
１でのバタフライ演算においては、入力データは実数部
のみで虚数部はＯであるから、整数部Ｐの値が「０」の
ときは６）式中Ａ＋＝Ｂ＋＝Ｏであるから、ＣはＡＲ十
ＢＲとなり、かつ、ＤはＡＲ−ＢＲとなり、実数部のみ
の演算によって出力データも実数部のみとなる。これに
より、整数部ＰがｒＯＪである場合は、ステージ２以降
においてもバタフライ）與算されるべき入力データと位
相回転因子とは夫々共に実数部のみからなるため、虚数
部の演算は不要となる。また、整数部Ｐの値が「２」の
とぎは、θが９０°であるからＷ′は−ｊとなり、この
場合は出力データには実数部と虚数部とが存在するが、
Ｃ及びＤは加減算のみによって生成することができる。

また、整数部Ｐの値が「４」又は「６」のときは、第４
図かられかるように、θが４５゜１３５°であるから、
いずれの場合ものとき（θ−４５°のとき）には、（４）式及び（６）
式からめに計２回の乗算が必要となる（Ｄも同様）。これはθ
−１３５°の場合も同様である。しかし、この場合は従
来の（６）、（ｉ’）式に示す計４回の乗算回数に比し
、半分の乗算回数で済むことがわかる。

更に、整数倍Ｐの値が「８」以上のときは、（６）式及
びω式に基づいて計４回の乗算を伴うバタフライ演算が
行なわれる。

そこで、本発明は、整数部Ｐが「０」であるタイプ■の
場合と、Ｐが「２」であるタイプ■の場合はＷ５を乗算
する必要がなく、Ｐが「４」又は「６」であるタイプ■
の場合は乗算は必要であるが乗算回数を従来に比し半減
でき、更にＰが「８」以上の値であるタイプ■の場合は
従来と同様に４回の乗算が必要であることに鑑み、タイ
プ■と■とをタイプ■と■とは区別し、所定の演算ユニ
ットを構成してそれらの所要の加減算のみを行ない、タ
イプ■、■の場合も夫々所定の演算ユニットを構成して
所要のバタフライ演算を行なうことにより、従来のＦＦ
Ｔの乗算回数に比し少ない乗算回数でバタフライ演算を
するようにした点に特徴を有する。

第６図は上記の原理に基づいて構成した本発明装置の一
実施例のブロック系統図を示す。同図において、図示を
省略したメモリには、Ｎ個の入力データの夫々の実数部
が記憶されており、この記憶されている実数部データが
順次に入力端子１゜３を介してマルチプレクサ５に印加
される。いま、Ｎ−＝８の場合を例にとると、メモリか
ら読み出されたデータｘＯの実数部が入力端子１に入来
し、データｘ４の実数部が入力端子３に入来する。マル
チプレクＩＪ−５は第３図からもわかるようにステージ
１では整数部Ｐが「Ｏ」であるバタフライ演算を行なう
ことが予め判っているので、コントロール部１１の出力
によって上記の入力データを夫々演算ユニット６に選択
出力する。演算ユニット６は第７図（Ａ）に示す如き構
成とされており、入力端子１の入力実数部データＡＲと
、入力端子３の入力実数部データＢＲとを夫々加算する
加算器２０と、減口する減専器２１とからなり、出カー
刻子２２に出力データＣの実数部データＣＲを出力し、
出力９１Ｅ子２３に出力データＤの実数部データＤＲを
出力する構成とされている。この演算ユニット６により
整数部Ｐが「Ｏ」であるときのバタ　　　　　、フライ
演算が行なわれる。

演尊ユニツ１〜６より取り出された２つの実数部データ
は、コントロール部１１の出力によって制御されるマル
チプレクサ１３により、出力端子１４．１６へ夫々選択
出力される。出力端子１４には上記実数部データＣＲが
取り出されて、このデータＣＲは図示を省略した前記メ
モリのデータ×０の実数部が記憶されていた第１のアド
レスに書き込まれる。また出力端子１６には上記実数部
データＤＲが取り出され、このデータＤＲは上記メモリ
のデータ×４の実数部が記憶されていたＭ５のアドレス
に畠き〜込まれる。

次に上記メモリに記憶されていたデータ×１の実数部デ
ータと、データ×５の実数部データとが夫々読み出され
、入力端子１，３．マルチプレクサ５を通して演算ユニ
ット６に供給され、ここで前記したバタフライ演算が行
なわれた後マルチプレクサ１３を通して出力端子１４．
１６へ出ノ〕される。出力端子１４より取り出されたｆ
　ｊ、’　　　−タＣＲはメモリの上記データ×１の実
数部がそれまで記憶されていた第２のアドレスに書ぎ込
まれ、かつ、出力端子１６より取り出された実数部デー
タＤＲはメモリの上記データ×５の実数部が記憶されて
いた第６のアドレスに書き込まれる。以下上記と同様の
動作がデータ×２とｘ　６’　、”ｘ　３と×７との間
で順次に行なわれてステージ１のバタフライ演算が終了
し、メモリの第３．第４．第７及び第８のアドレスにそ
れらの演算の結果である実数部データが書き込まれる。

次に上記のメモリの第１のアドレスと第３のアドレスに
記憶された実数部データが夫々読み出されて、第６図に
示す入力端子１，３を介してマルチプレクサ５に供給さ
れる。ここで、第１図及び第３図からもわかるように、
ステージ２では引数○と２，１と３の両データについて
整数部ＰがｒＯＪであるバタフライ演算がまず行なわれ
、次に引数４と６．５と７の各データ間で整数部Ｐが「
２」であるバタフライ演算が行なわれることが予め判っ
ているので、コントロール部１１は入力端子１，３に上
記の実数部データが入来したときは、これらの実数部デ
ータをマルチプレクサ５を制御して演諒ユニット６へ選
択出力せしめる。演算ユニット６より取り出された２つ
の実数部データＣＲ，ＤＲはマルチプレクサ１３．出力
端子１４．１６を介して前記メモリの第１のアドレスと
第３のアドレスに夫々書き込まれる。同様にして第２の
アドレスと第４のアドレスから読み出された実数部デー
タは演算ユニット６によりバタフライ演算された後、第
２．第４の各アドレスに書き込まれる。

次に、前記メモリの第５．第７の各アドレスから読み出
された実数部データは入力端子１，３とマルチプレクリ
−５とを夫々介して演算ユニット７へ選択出力される。

演算ユニット７は第７図（Ｂ）に示す如く、加算器２４
．２６．減算器２５゜２７からなり、出力端子２８．２
９に第１の出力データＣの実数部データＣＲと虚数部デ
ータＣ＋とを夫々出力し、出力端子３０．３１に第２の
出力データＤの実数部データＤＲと虚数部データＤＩと
を夫々出力する構成とされている。この演算ユニット７
により、２つの入力データＡ、Ｂは前記整数部Ｐが１２
」であるときのバタフライ演算が行なわれる。この演杯
ユニット７から読み出された各データＣＲ，ＣＩ’、Ｄ
Ｒ及びＤ＋はマルチプレクリ１３を介して出力端子１４
，１５゜１６及び１７に夫々選択出力される。出力端子
１４．１６から取り出された実数部データＣＲ。

ＤＲは前記メモリの第５．第７のアドレスに夫々調ぎ込
まれ、他方、出力端子１５．’１７から取り川された虚
数部データＣ＋、Ｄ＋は上記メモリの例えば第１３．第
１５のアドレスに新たに書き込まれる。

同様にして、次に上記メモリの第６．第８の各アドレス
から読み出された実数部データが演算ユニッ１〜７によ
りバタフライ演算されて、それらの実数部データＣＲ，
ＤＲが上記の第６．第８のアドレスに書き込まれ、虚数
部データＣ＋、ＤＩが上記のメモリの第１４．第１６の
アドレスに新たに書き込まれる。これにより、ステージ
２のバタフライ演算が終了する。なお、演算ユニット７
の４つの入力端子のうち虚数部データＡ＋、Ｂｔは常に
ゼロであるので第７図（Ｂ）図示の構成の一代　　（・
りに、第９図（Ｂ）に示す構成のものを使用することが
できる。第９図（Ｂ）の説明は図から明らかなので省略
する。

次にステージ３のバタフライ演算が、第１図。

第３図からもわかるように、引数Ｏと１のデータ間で演
算ユニット６による整数部Ｐが「０」であるバタフライ
演算、引数２と３のデータ間で演算ユニット７による整
数部Ｐが「２」であるバタフライ演算、引数４と５のデ
ータ間で演杯ユニット８による整数部Ｐが「４」である
バタフライ演算の順序で順次に行なわれ、Ｒ後に引数６
と７のデータ間で演算ユニット９による整数部Ｐが１６
」であるバタフライ演算が行なわれ、ｉｑられた実数部
データＣＲ，ＤＲは出力端子１４．１６より取り出され
、虚数部データＣ＋、Ｄ＋は出力端子１５．１７より取
り出される。

演算ユニット８は第７図（Ｃ）に示す如く、加算器３２
，３３．３４．減篩器３６，３８．３９及び乗算器３５
．３７よりなり、乗算器３５からは第２の入力データＢ
Ｒ，ＢＩの和のデータに０１なる係数が乗算されたデー
タが取り出され、ん乗算器３７からは虚数部データＢ＋から実数部デ乗算さ
れたデータが取り出される。演算ユニット８の出力端子
４ｏ、４ｉには８）式で示される実数部データＯＲと虚
数部データＣ１とが夫々取り出され、出力端子４２．４
３には（９）式で示される実数部データＤＲと虚数部デ
ータＤ【とが夫々出力される。

一方、演算ユニット９は第７図（Ｄ）に示す如く、加算
器４４．４５．４８，５１．減算器４６゜５０、乗算器
４７及び４９から構成されており、取り出され、他方、
乗算器４９からば加算器４８て得られたデータが取り出
される。この演算ユニッ１−１９の出力端子５２．５３
．５４及び５５からぎの、（６）及び（７）式によるバ
タフライ演算によって得られた実数部データＣＲ，虚数
部データＣ＋。

実数部データＤＲ及び虚数部データＤ＋が夫々出カされ
る。

上記の場合は、Ｎが８であるのでバタフライ演算は３つ
のステージで終了するため、整数部Ｐが１８」以上であ
るバタフライ演算は行なわれない。

しかし、Ｎが１６以上であるときは、ステージ数が４以
上となるから、整数部Ｐが「８」以上のバタフライ演算
が必要となる。第６図に示づ演算ユニット１０は上記の
整数部Ｐが１８」以上であるバタフライ演算をするため
のユニットで、従来と同様にｆ３）、（７）式で示され
るバタフライ演算を行なう。その場合は、位相回転因子
Ｗβの値に応じた係数が、コントロール部１１の出力に
よって係数メモリ１２の所定のアドレスから読み出され
て演算ユニット１０に供給される。

このように、本実施例によれば、演算ユニット６は前記
タイプ■の加減算を行ない、演算ユニット７はタイプ■
の加減算を行ない、また演算ユニット８及び９は夫々タ
イプ■の演算を行ない、更に演算ユニット１０はタイプ
■の演算を行なうので、従来のＦＦＴに比し、乗算回数
を低減することができる。すなわち、タオプ■及び■は
前記した如く乗算は不要であり、また、タイプ■の乗算
回数は従来のＦＦＴに比し半減する。ここで、各タイプ
の出現回数は第３図、第５図から類推することができる
ように、一般にタイプ■がＮ−１回。

タイプ■が（Ｎ／２＞−１回、タイプ■が（Ｎ／４）−
１回である。従って、本発明による乗算回数は（Ｎ／２）　！、Ｏ（＋　２　Ｎ　−（（Ｎ　−１）　
十（（Ｎ／２＞−１）＋　（（Ｎ／４）−１）　）＝　
（Ｎ／２）　ｔｏ（１２Ｎ　−（７Ｎ／４）　＋３とな
る。

上式で表わされる本発明による乗算回数は、入力データ
数Ｎとの関係では第８図にＩで示す如くになり、これは
同図に■で示す従来のＦＦＴの乗算回数に比し、（７Ｎ
／４）−３回だけ少ないことかわかる。

なお、第６図と周様岡成の演算を電子計算機の　　　　
　　τ内部で行なうこともできる。また、２式による逆
変換の場合、虚数部は必ずしもゼロでないので、演算ユ
ニット６としては第９図（Ａ）に示す構成の演算ユニッ
トを使用するが、演算アルゴリズムそのものは前記説明
と全く同様なのでその説明は省略する。

効果上述の如く、本発明によれば、信号流れ図を複雑とする
ことな〈従来のＦＦＴと同一の信号流れ図に従って、位
相回転因子の値が乗算する必要のない値であるときは夫
々の専用の第１．第２の演算ユニットで乗算を行なうこ
となく加減算だけで演算ができ、また位相回転因子の実
数部の絶対１直と虚数部の絶対値とが夫々等しい場合に
は専用の第３の演算ユニットで最少の乗算回数で所要の
演算ができ、以上より従来のＦＦＴの乗算回数（Ｎ／　
２　）　ｌｏｇ２　Ｎよりも（（Ｎ／２）　ｌｏｇ２　
Ｎ−（７／４）Ｎ＋３＞）なる式で表わされる小なる乗
算回数で所要のＦＦ、Ｔ演算ができ、乗算回数の低減化
は演算時間の短縮化に密接に関連しているから、例えば
サンプル数Ｎが２５６である場合ｌｒも、視覚的に実時
間であると見做せる程度の６０ｍ５という短い演算時間
とすることができ、よって例えば発音されている音声信
号を発音と同時にリアルタイムで音符表示するが如き用
途などに供することができ、また乗算回数を減らしてい
るのでＦＦＴよりも演算精度を向上することができる等
の特長を有するものである。

【図面の簡単な説明】

第１図はＦＦＴにおける信号流れ図の一例を示す図、第
２図はバタフライ演算を説明する図、第３図及び第５図
は夫々引数、ステージ数及び整数部の６値の関係の各個
を示す図表、第４図は整数部の値と位相回転因子におけ
る角度との関係を示す図、第６図は本発明装置の一実施
例を示すブロック系統図、第７図（Ａ）〜（Ｄ）は夫々
第６図の各要部の＋ｆ４成を示すブロック系統図、第８
図はサンプル数に対する従来のＦＦＴにおける乗算回数
と本発明装置の乗算回数とを夫々対比して示す図、第９
図（Ａ）、（Ｂ）は夫々第７図（△）。（Ｂ）の他の例を示すブロック系統図である。１〜４・・・データ入力端子、５．１３・・・マルチプ
レクサ、６〜１０・・・演算ユニット、１１・・・コン
トロール部、１２・・・係数メモリ、１４〜１７・・・
データ出力端子、３５．３７．４７．４９・・・乗算器
。第１図第２図　　　　　　第３図第５図

Claims

【特許請求の範囲】

入力データに対し位相回転因子を用いたバタフライ演算
を順次行なって高速フーリエ変換されたデータ列を得る
演算装置であって、入力データ列をバタフライ演算され
るべき上記位相回転因子の値に応じて振分けて出力する
第１の切換出力手段と、上記位相回転因子の値が１．−
ｊであるときに該位相回転因子とバタフライ演算される
べきデータが該第１の切換出力手段より印加される第１
゜第２の演算ユニットと、実数部の絶対値と虚数部の絶
対値とが夫々等しい値の位相回転因子とバタフライ演算
されるべきデータが該第１の切換出力手段より印加され
る第３の演算ユニットと、上記領収外の値の位相回転因
子とバタフライ演算されるべきデータが該第１の切換出
力手段より印加される第４の演算ユニットと、予め記憶
されている乗算係数を定められた順序で該Ｍ４の演算ユ
ニットに印加する手段と、該第１乃至第４の演算ユニッ
トの出力データを一定の順序で、かつ、実数部と虚数部
とに夫々分けて出力する第２の切換出力手段とより構成
したことを特徴とする高速フーリエ変換の演算装置。