JP2662124B2 - 高速フーリエ変換における信号シーケンス発生方法、装置およびシステム並びに高速フーリエ変換処理装置 - Google Patents

高速フーリエ変換における信号シーケンス発生方法、装置およびシステム並びに高速フーリエ変換処理装置

Info

Publication number
JP2662124B2
JP2662124B2 JP3301336A JP30133691A JP2662124B2 JP 2662124 B2 JP2662124 B2 JP 2662124B2 JP 3301336 A JP3301336 A JP 3301336A JP 30133691 A JP30133691 A JP 30133691A JP 2662124 B2 JP2662124 B2 JP 2662124B2
Authority
JP
Japan
Prior art keywords
balanced
coefficients
fourier transform
sequence
data buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3301336A
Other languages
English (en)
Other versions
JPH0644290A (ja
Inventor
ブライアン・アール・マーシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0644290A publication Critical patent/JPH0644290A/ja
Application granted granted Critical
Publication of JP2662124B2 publication Critical patent/JP2662124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル・データ処
理システムに関するものであり、詳しくは、平衡した係
数を使って高速フーリエ変換を行うための処理装置およ
び方法に関するものである。
【０００２】
【従来の技術】フーリエ変換操作は周知であり、１９８
８年プレクテイス・ホール社発行のイー・ブリグハム
（E. Brigham）による「高速フーリエ変換とその応用」
という題名の本でベルグルンド（Berglund）による不連
続なフーリエ変換アルゴリズムおよびクーリー（Coole
y）およびテューキー（Tukey）による高速フーリエ変換
アルゴリズムが論じられている。高速フーリエ変換（Ｆ
ＦＴ）は、幅広く使用された信号処理および分析の概念
である。商業分野および軍事分野のいずれにおいても特
別目的のハードウェアの可用性はＦＦＴのフィーチャに
基づく複雑な信号処理システムに通じるものであった。
更に、ＦＦＴアルゴリズムの実施は、大きいメイン・フ
レーム・コンピュータ又はどこにでもあるパーソナル・
コンピュータにおいて行い得るものである。高速フーリ
エ変換を行うための最小構成の装置は、プロセッサ、ラ
ンダム・アクセス・メモリ、リード・オンリ・メモリに
記憶されたプログラム、メモリ・アドレシング装置およ
び共通データ・バスより成るものである。
【０００３】不連続フーリエ変換およびその微分、高速
フーリエ変換は、１つの連続波形が複素級数項の和によ
って、周波数ドメインおよび時間ドメイン（両方とも１
組のフーリエ係数を含む）で表すことができるというこ
とを予期させるものである。それは、いずれの変換にお
いてもゼロ周波数から上のすべての周波数成分の計算を
行わなければならないという性質の変換プロセスを持つ
ものである。時間ドメインから周波数ドメインに変換す
るに必要な計算能力は莫大である。その必要な計算能力
は多くのメモリを必要とし、多くの電気的エネルギーと
それに付随する発熱効果を利用する。これはＦＦＴプロ
セッサを大きくかつ高価なものにしている。
【０００４】いずれの文献も、サイズ２PのＦＦＴに対
して合計２Pの係数が必要であることを示している。こ
のような多数の係数を記憶するためのメモリを設けるこ
とはＦＦＴの製造コスト、サイズ、重量および電力を増
加させることになる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、高速
フーリエ変換を行うに必要な係数の数を減らすことであ
る。
【０００６】本発明のもう１つの目的は、高速フーリエ
変換を行うため装置の製造コスト、サイズ、重量および
必要な電力を減らすことである。
【０００７】
【課題を解決するための手段】本発明は、ＦＦＴアルゴ
リズムの係数を平衡させ、その平衡した係数に基づいて
減少した数の係数を計算し、計算で得られた係数を使っ
て高速フーリエ変換を行うようにする。
【０００８】
【実施例】Ｎポイント高速フーリエ変換（ＦＦＴ）の通
常の計算は、Ｎ個の記憶した係数を必要とする。以下の
ものは、「平衡した係数」と呼ばれる概念を使ってＦＦ
Ｔを計算することを可能にして、必要な係数記憶装置を
小さくすることを示していす。例えば、その新しい概念
を２５６ポイントＦＦＴに適用することは２５６から１
２８に（即ち、１／２に）係数記憶装置を小さくし、４
ＫポイントＦＦＴに対して４Ｋから７６８に（即ち、１
／５以下に）そして６４ＫポイントＦＦＴに対しては６
４Ｋから４Ｋに（即ち、１／１６に）小さくする。
【０００９】サンデ・テューキー（Sande-Tukey）アル
ゴリズムを使って、４ＫポイントＦＦＴに関して、「平
衡した係数」の概念を示すと次のようになる。
【数１】 この式は、変換されるべきポイントの数が合成数、即ち
Ｎ＝ｒ1ｒ2ｒ3（但し、ｒ1，ｒ2，ｒ3、...ｒmは整数）
である。この例では、ｒ1＝ｒ2＝ｒ3＝...ｒm＝４、即
ち基数は４であると仮定する。指数ｎおよびｋは次の式
で表される。
【００１０】
【数２】 式の取扱いを容易にするために、次のような表記変更が
行われる。
【００１１】
【数３】 この例では、Ｎ＝４０９６＝４6（ｍ＝６）およびｉ＝
１、２、...６．次の６つの式はサンデ・テューキー・
アルゴリズムおよび上で示した代数から直接に生ずるも
のである。
【数４】 更に単純化するために、次の代数が使用される。
【数５】
【数６】 上記の代数すべてを使うと、元の６ステージの式は次の
ように単純化する。
【００１２】
【数７】 これら式は不安な情報を除去され、係数項の関連部分だ
けを残している。この形の式は、ＦＦＴ計算の方法は変
わらないが係数および係数の数が変わるので、容易に読
み取られそして最終結果と比較のために使用可能であ
る。それに続く計算のために、それら係数もまた簡単に
される。その係数項は以下のように定義される。
【００１３】
【数８】 これら最終的な代数を使うと、元の６ステージの式は次
のように簡単になる。
【００１４】
【数９】 式（１）における係数項Ｓ1は次のように定義される。
【００１５】
【数１０】 式（２）におけるＳ2は次のように定義される。
【００１６】
【数１１】 今や、基本ステージの式は単純化され、この例は一連の
数学的操作となる。式（５）から始めると、その分子お
よび分母をＳ2"Ｓ1"'倍すると、その式は次のようにな
る。
【００１７】
【数１２】 係数項は、特定の係数項（Ｓ項）が合計括弧内に入れら
れそしてその他が故意にその括弧外に残されるように、
その式を再構成することによって修正可能である。いず
れの項も、その項が合計指数の関数でない場合、その合
計内又は合計外に置くことができる。従って、
【００１８】
【数１３】 第５ステージに対する新しい平衡した係数はＳ5Ｓ2"
Ｓ1"'である。今や、Ｘ5は次のように書き直される。
【００１９】
【数１４】 同じ方法を続けて、他のすべてのステージに対する新し
い平衡した係数を得ることができる。ステージ４の係数
を計算するためには、式（４）からのＸ4が式（５ｃ）
へ代入される。
【００２０】
【数１５】 ステージ４に対する平衡した係数はＳ4Ｓ1"である。ス
テージ３に対して、Ｘ'4が書き直される。
【数１６】 ステージ３に対する平衡した係数はＳ3である。ステー
ジ２に対して、Ｘ'3が書き直される。
【数１７】 ステージ２に対する平衡した係数はＳ2／Ｓ"2である。
ステージ１に対して、Ｘ'2が書き直される。
【００２１】
【数１８】 ステージ１に対する平衡した係数はＳ1／Ｓ"1Ｓ"'1であ
る。Ｓ1、／Ｓ"1およびＳ"'1を使うと、
【００２２】
【数１９】 各ステージに対する他の平衡した係数は同様の計算から
得られる。
【００２３】
【数２０】 これらの結果をＦＦＴの式に代入すると、次のような最
終結果が得られる。
【００２４】
【数２１】 平衡した４０９６ポイントＦＦＴの各ステージは、２５
６（４4）の相異なる係数でもって遂行可能である。更
に、ステージ１、２および３は同じ係数を必要とする。
従って、基数４の４０９６ポイントＦＦＴは、４０９６
に対してわずか７６８の係数を使って遂行可能である。
【００２５】図１は、サンデ・テューキー係数を使う基
本ＦＦＴ信号処理装置１０をブロック図で示す。アドレ
ス・カウンタ１２は係数バッファ１４およびデータ・バ
ッファ１６にクロックとして入力される。その係数バッ
ファは４Ｋの係数を記憶し、データ・バッファはＦＦＴ
エンジン１８へ送られる。そのエンジンからの結果はク
ーリー・テューキー式からの係数Ｘ１であり、それら係
数はデータ・バッファへ送り戻されてＸ２を得るよう再
処置され、そしてそれは、Ｘ３を得るよう再処理される
というように、Ｘ６を含むすべての係数が決定されるま
で続く。これら係数はクーリー・テューキー・アルゴリ
ズムで実行され、時間ドメイン信号データの高速フーリ
エ変換を生ずる。
【００２６】図２には、クーリー・テューキー・アルゴ
リズムを使う４Ｋ ＦＦＴで必要とされる６つの式に対
応するステージが表にされている。第１パスにおけるカ
ウンタは下位桁１２ビットを使用し、Ｘ１の係数を得る
ためにゼロないし４Ｋで動作する。ステージ２では、下
位１０ビットが使用され、ゼロから１Ｋまでの実行が４
回行われてＸ２の係数を生ずる。ステージ３では、下位
８ビットが使用され、ゼロから２５６まで実行が１６回
行われてＸ３の係数を生ずる。同様に、ステージ４で
は、カウンタはゼロから６４まで進み、そしてステージ
５ではゼロから１６まで、ステージ６では最後の係数Ｘ
６のためゼロから４まで進む。換言すれば、係数はカウ
ンタを使ってアドレスされる。そのカウンタはゼロで始
まり、１つの係数がアドレスされるたびに１ずつインク
レメントする。各ステージに対する係数をアドレスする
ために、相異なるカウンタ・ビットが使われる。カウン
タは各ステージに対して４０９６回カウントする。
【００２７】平衡した係数２０を使う回帰的設計の４Ｋ
ポイントＦＦＴが図３に示される。アドレシング・カウ
ンタ２２は係数バッファ２４および４Ｋデータ・バッフ
ァ２６へ送られる。係数バッファ２４はそのＦＦＴに対
する７６８の係数を保持するＰＲＯＭである。各ステー
ジに対する係数バッファ２４およびデータ・バッファ２
６からＦＦＴエンジン２８へ係数が呼び込まれる。図４
からわかるように、外部アドレシング方式は、Ｘ１'、
Ｘ２'およびＸ３'のための式を満たすためにはステージ
１、２および３に対して下位８ビットを使う。ステージ
４に対しては、カウンタ４は２５６ないし５１１を実行
しそしてステージ５では、５１２から７６８までを使
う。ステージ６に対しては、Ｓ0は１＋ＯＪに等しくセ
ットされる。
【００２８】本発明は、２PＦＦＴに対する係数の数
を、合計２Pの係数から２Pの平方根のほぼｐ倍に減ら
す。基数４のＦＦＴに対する係数の数を決定するための
実際の式は、Ｎ＝ＦＦＴのサイズ、Ｎ＝４n、但しｎが
偶数である場合、平衡した係数の数は（ｎ＋２）４
n/2+1に等しい。そして、ｎが奇数である場合、計数の
数は４n/2+3/2＋（ｎ／２−３／２）４n/2+1/2である。
これは次の表で表すことができる。
【００２９】
【表１】 図５は、２５６ないし６４Ｋポイント高速フーリエ変換
に必要な平衡した係数を一般化したものを示す。平衡し
た係数を使うという新しい概念は、２５６ポイントＦＦ
Ｔに対しては２分の１、４ポイントＦＦＴに対しては５
分の１そして６４ＫポイントＦＦＴに対しては１６分の
１に係数記憶装置を縮小する。これは、ＦＦＴ信号プロ
セッサを、安価にし、低電力にし、軽量にし、小型に
し、低温にしそして信頼性を高くするものである。
【００３０】
【発明の効果】本発明は、サイズ２PのＦＦＴを行うの
に必要な係数の数を、２Pの平方根をｐ倍した値まで減
少させるものである。それは、計算される係数の数を平
衡させるようにフーリエ変換アルゴリズムの係数および
項を再編成することによって、必要な係数の数を大いに
減少させることができることがわかった。この方法を使
うＦＦＴプロセッサはより小さく、より軽く、より安価
であり、より少ない電力しか使わないものである。
【図面の簡単な説明】
【図１】サンデ・テューキー係数を使って４０９６ポイ
ントＦＦＴを遂行するための装置のブロック図である。
【図２】図１の装置の係数アドレシング方式を示す図で
ある。
【図３】平衡した係数を使って４０９６ポイントＦＦＴ
を遂行するための装置のブロック図である。
【図４】図３のＦＦＴプロセッサで使用された係数アド
レシング方式を示す図である。
【図５】種々なサイズのＦＦＴに対する一般化しかつ平
衡した係数式を示す図表である。

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】平衡した係数を表わす信号のシーケンスを
    発生する方法であって、 ここで、平衡した係数の各々は、Ｎ＝２＊＊ｐ（２＊＊
    ｐは、２のｐ乗を表す、以下同じ)の実値入力信号のシ
    ーケンスを処理する高速フーリエ変換（ＦＦＴ、以下同
    じ）プロセッサにおいて用いられるフーリエ変換のため
    の平衡した係数の値の数と同じ数の結合であって、 前記入力信号のシーケンスをデータバッファに記憶する
    ステップと、 平衡した係数の数が実質的に２＊＊ｐの平方根のｐ倍に
    等しいような、平衡した係数の値のセットを発生するス
    テップと、 フーリエ変換信号の中間のシーケンスを形成するよう
    に、前記ＦＦＴプロセッサにおいて前記記憶された信号
    と前記平衡した係数の値とを選択的に結合するステップ
    と、 当該中間のシーケンスを、以前に前記データバッファに
    記憶された前記信号のシーケンスの代わりに、前記デー
    タバッファに記憶するステップと、 前記平衡した係数の値と前記データバッファに記憶され
    た信号とを結合するステップを反復的に実行して、結果
    として生じる中間のフーリエ変換周波数ドメイン信号
    を、Ｎの実値入力信号の入力シーケンスについて係数の
    フーリエ級数の導出が完了するまで、フーリエ変換の次
    の反復のためのオペランドとして使用されるように、前
    記データバッファに記憶するステップとを有しており、 入力信号を時間ドメインから周波数ドメインへ変換する
    際に、前記平衡した係数を用いることによって、前記Ｆ
    ＦＴプロセッサの記憶容量が縮小される、 前記方法。
  2. 【請求項２】前記平衡した係数の発生され順序付けられ
    るセットが、実質的に２＊＊ｐの平方根のｐ倍の値を含
    む、 請求項１記載の方法。
  3. 【請求項３】平衡した係数の値の前記発生されたセット
    を選択的に結合するステップが、発生された平衡した係
    数の値のセットの下位のオーダの部分において最初に実
    行される、 請求項１記載の方法。
  4. 【請求項４】平衡した係数を表わす信号のシーケンスを
    発生する装置であって、 ここで、平衡した係数の各々は、Ｎ＝２＊＊ｐ（２＊＊
    ｐは、２のｐ乗を表す、以下同じ)の実値信号の入力シ
    ーケンスを処理する高速フーリエ変換（以下、ＦＦＴ）
    プロセッサにおいて用いられるフーリエ変換のための平
    衡した係数の値の数と同じ数の結合であって、 前記信号の入力シーケンスをデータバッファに記憶する
    手段と、 平衡した係数の数が実質的に２＊＊ｐの平方根のｐ倍に
    等しいような、平衡した係数の値のセットを発生する手
    段と、 フーリエ変換信号の中間のシーケンスを形成するよう
    に、前記記憶された信号と前記平衡した係数の値とを選
    択的に結合する、ＦＦＴプロセッサと、 以前に記憶されている前記信号のシーケンスの代わり
    に、前記中間のフーリエ変換信号を記憶する、データバ
    ッファと、 前記平衡した係数の値と前記データバッファに記憶され
    た信号との結合を反復的に実行して、結果として生じる
    中間のフーリエ変換信号を、Ｎの実値信号の入力シーケ
    ンスについて係数のフーリエ級数の導出が完了するま
    で、フーリエ変換の次の反復のためのオペランドとして
    使用されるように、前記データバッファに記憶すること
    によって、入力信号を時間ドメインから周波数ドメイン
    へ変換する際に、前記平衡した係数を用いることによっ
    て、前記ＦＦＴプロセッサの記憶容量が縮小される、手
    段とを有する、 前記装置。
  5. 【請求項５】前記平衡した係数が合成数である、 請求項４記載の装置。
  6. 【請求項６】前記プロセッサが、平衡した係数の値の発
    生されたセットの下位のオーダの部分を最初に使用す
    る、 請求項４記載の装置。
  7. 【請求項７】時間ドメインから平衡した係数を周波数ド
    メインにおける信号を表わすフーリエ級数へＮ＝２＊＊
    ｐの入力信号のシーケンスを変換するシステムであっ
    て、 ここで、平衡した係数の各々は、ＦＦＴプロセッサにお
    けるフーリエ変換のための各係数値と同じ数の結合であ
    って、 前記信号の入力シーケンスをデータバッファに記憶する
    手段と、 平衡した係数の数が実質的に２＊＊ｐの平方根のｐ倍に
    等しいような、平衡した係数の値のセットを発生する手
    段と、 発生された平衡した係数を記憶するためのメモリ手段
    と、 フーリエ変換信号の中間のシーケンスを形成するよう
    に、前記記憶された信号と前記平衡した係数のセットと
    を選択的に結合する、ＦＦＴプロセッサと、 以前に記憶されている前記信号のシーケンスの代わり
    に、前記中間のフーリエ変換信号を記憶する、データバ
    ッファと、 前記平衡した係数と前記データバッファに記憶された信
    号との結合を反復的に実行して、結果として生じる前記
    データバッファにおける中間のフーリエ変換信号を、信
    号の入力シーケンスについて係数のフーリエ級数の導出
    が完了するまで、フーリエ変換の次の反復のためのオペ
    ランドとして使用されるように、前記データバッファに
    記憶することによって、入力信号を時間ドメインから周
    波数ドメインへ変換する際に、前記平衡した係数を用い
    ることによって、前記ＦＦＴプロセッサの記憶容量が縮
    小される、手段とを有する、 前記システム。
  8. 【請求項８】係数がＮ＝２＊＊ｐの数から実質的に２＊
    ＊ｐの平方根のｐ倍に等しい数に縮小した数のＦＦＴ係
    数を含む一定係数のバッファと、 処理されるべきデータを受け取りそしてＦＦＴエンジン
    の出力を該ＦＦＴエンジンによるその後の処理のために
    保持するデータ・バッファと、 前記一定係数をアドレスしてＦＦＴエンジンに入力する
    ためのアドレシング・カウンタとを有し、 前記ＦＦＴエンジンが、前記データ・バッファの内容と
    一緒に前記一定係数を処理してデータを時間ドメインか
    ら周波数ドメインに変換することを含む高速フーリエ変
    換の処理をする間に、前記アドレシング・カウンタは、
    同じ一定係数を繰り返しアドレスすることを特徴とす
    る、 高速フーリエ変換処理装置。
JP3301336A 1990-10-31 1991-10-22 高速フーリエ変換における信号シーケンス発生方法、装置およびシステム並びに高速フーリエ変換処理装置 Expired - Fee Related JP2662124B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60663590A 1990-10-31 1990-10-31
US07/606635 1990-10-31

Publications (2)

Publication Number Publication Date
JPH0644290A JPH0644290A (ja) 1994-02-18
JP2662124B2 true JP2662124B2 (ja) 1997-10-08

Family

ID=24428803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3301336A Expired - Fee Related JP2662124B2 (ja) 1990-10-31 1991-10-22 高速フーリエ変換における信号シーケンス発生方法、装置およびシステム並びに高速フーリエ変換処理装置

Country Status (3)

Country Link
US (1) US5365469A (ja)
EP (1) EP0483454A3 (ja)
JP (1) JP2662124B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491652A (en) * 1994-10-21 1996-02-13 United Microelectronics Corporation Fast Fourier transform address generator
US5712809A (en) * 1994-10-31 1998-01-27 Vivo Software, Inc. Method and apparatus for performing fast reduced coefficient discrete cosine transforms
US5805484A (en) * 1995-03-10 1998-09-08 Sony Corporation Orthogonal function generating circuit and orthogonal function generating method
US6035313A (en) * 1997-03-24 2000-03-07 Motorola, Inc. Memory address generator for an FFT
JPH1169497A (ja) * 1997-08-18 1999-03-09 Shizuko Honda 補聴器保護カバ−
US6167416A (en) * 1997-09-26 2000-12-26 Xilinx, Inc. System and method for RAM-partitioning to exploit parallelism of radix-2 elements in FPGAS
GB2384876A (en) * 2002-01-31 2003-08-06 Zarlink Semiconductor Inc Simplifying a real fast Fourier transform using symmetry
CA2377623C (en) 2002-03-20 2008-04-22 Dongxing Jin Method and apparatus for computation reduction for tone detection
WO2003079219A1 (en) * 2002-03-20 2003-09-25 Tropic Networks Inc. Method and apparatus to reduce the comlexity of the calculation of the fast fourier transform of a signal containing tones
US20060075010A1 (en) * 2004-10-05 2006-04-06 Wadleigh Kevin R Fast fourier transform method and apparatus
KR100762281B1 (ko) * 2005-12-08 2007-10-01 한국전자통신연구원 고속 푸리에 변환 시스템의 메모리 주소 생성 방법 및 그를이용한 트위들 팩터 생성 장치
CN115885521A (zh) * 2020-08-19 2023-03-31 五十平方株式会社 耳机套及其固定件、耳机套安装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3584781A (en) * 1968-07-01 1971-06-15 Bell Telephone Labor Inc Fft method and apparatus for real valued inputs
US3584782A (en) * 1968-07-01 1971-06-15 Bell Telephone Labor Inc Fast fourier transform method and apparatus
US3777131A (en) * 1972-02-08 1973-12-04 Westinghouse Electric Corp High base multiple rail fourier transform serial stage

Also Published As

Publication number Publication date
JPH0644290A (ja) 1994-02-18
US5365469A (en) 1994-11-15
EP0483454A2 (en) 1992-05-06
EP0483454A3 (en) 1993-07-21

Similar Documents

Publication Publication Date Title
US4787057A (en) Finite element analysis method using multiprocessor for matrix manipulations with special handling of diagonal elements
US6073154A (en) Computing multidimensional DFTs in FPGA
JP2662124B2 (ja) 高速フーリエ変換における信号シーケンス発生方法、装置およびシステム並びに高速フーリエ変換処理装置
US6993547B2 (en) Address generator for fast fourier transform processor
US5430667A (en) Hardware arrangement for fast fourier transform having improved addressing techniques
JP4199100B2 (ja) 関数演算方法及び関数演算回路
US20210263991A1 (en) Fast fourier transform circuit of audio processing device
EP0744054A4 (en) HIGH-SPEED FUNCTION GENERATING DEVICE AND METHOD
US8612505B1 (en) Minimum resource fast fourier transform
Cui-xiang et al. Some new parallel fast Fourier transform algorithms
JP4083387B2 (ja) 離散フーリエ変換の計算
Hua et al. A novel unified method for the fast computation of discrete image moments on grayscale images
JP2009037590A (ja) 信号処理
Sankaran et al. Design and Implementation of 1024 Point Pipelined Radix 4 FFT Processor on FPGA for Biomedical Signal Processing Applications
CN104572578B (zh) 用于显著改进微控制器中fft性能的新颖方法
JP3709291B2 (ja) 高速複素フーリエ変換方法及び装置
EP0988604A1 (en) Device for converting series of data elements
WO1999053419A2 (en) Device for converting series of data elements
US6959222B1 (en) Accelerator engine for processing functions used in audio algorithms
Korkmaz et al. Research Article A Meshfree Time-Splitting Approach for the Time-Fractional Burgers’ Equation
JP2697619B2 (ja) Ｎポイントｆｆｔ専用プロセッサ
CN112689832A (zh) 数据处理方法、装置、可移动平台及存储介质
CN116595297A (zh) 一种支持输出剪枝的可重构混合基fft设计方法
JP2002117016A (ja) 高速フーリエ変換方法、及び高速逆フーリエ変換方法
JP2862969B2 (ja) プロセッサ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees