JPH0644290A - 高速フーリエ変換を行うための方法および装置 - Google Patents
高速フーリエ変換を行うための方法および装置Info
- Publication number
- JPH0644290A JPH0644290A JP3301336A JP30133691A JPH0644290A JP H0644290 A JPH0644290 A JP H0644290A JP 3301336 A JP3301336 A JP 3301336A JP 30133691 A JP30133691 A JP 30133691A JP H0644290 A JPH0644290 A JP H0644290A
- Authority
- JP
- Japan
- Prior art keywords
- coefficients
- coefficient
- fft
- fourier transform
- fast fourier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000004364 calculation method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】高速フーリエ変換を行うために必要な係数の数
を減少させる。 【構成】ＦＦＴアルゴリズムの係数を平衡させ、その平
衡した係数に基づいて減少した数の係数を計算し、その
計算で得られた係数を使って高速フーリエ変換を処理す
る。
を減少させる。 【構成】ＦＦＴアルゴリズムの係数を平衡させ、その平
衡した係数に基づいて減少した数の係数を計算し、その
計算で得られた係数を使って高速フーリエ変換を処理す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル・データ処
理システムに関するものであり、詳しくは、平衡した係
数を使って高速フーリエ変換を行うための処理装置およ
び方法に関するものである。
理システムに関するものであり、詳しくは、平衡した係
数を使って高速フーリエ変換を行うための処理装置およ
び方法に関するものである。
【０００２】
【従来の技術】フーリエ変換操作は周知であり、１９８
８年プレクテイス・ホール社発行のイー・ブリグハム
（E. Brigham）による「高速フーリエ変換とその応用」
という題名の本でベルグルンド（Berglund）による不連
続なフーリエ変換アルゴリズムおよびクーリー（Coole
y）およびテューキー（Tukey）による高速フーリエ変換
アルゴリズムが論じられている。高速フーリエ変換（Ｆ
ＦＴ）は、幅広く使用された信号処理および分析の概念
である。商業分野および軍事分野のいずれにおいても特
別目的のハードウェアの可用性はＦＦＴのフィーチャに
基づく複雑な信号処理システムに通じるものであった。
更に、ＦＦＴアルゴリズムの実施は、大きいメイン・フ
レーム・コンピュータ又はどこにでもあるパーソナル・
コンピュータにおいて行い得るものである。高速フーリ
エ変換を行うための最小構成の装置は、プロセッサ、ラ
ンダム・アクセス・メモリ、リード・オンリ・メモリに
記憶されたプログラム、メモリ・アドレシング装置およ
び共通データ・バスより成るものである。
８年プレクテイス・ホール社発行のイー・ブリグハム
（E. Brigham）による「高速フーリエ変換とその応用」
という題名の本でベルグルンド（Berglund）による不連
続なフーリエ変換アルゴリズムおよびクーリー（Coole
y）およびテューキー（Tukey）による高速フーリエ変換
アルゴリズムが論じられている。高速フーリエ変換（Ｆ
ＦＴ）は、幅広く使用された信号処理および分析の概念
である。商業分野および軍事分野のいずれにおいても特
別目的のハードウェアの可用性はＦＦＴのフィーチャに
基づく複雑な信号処理システムに通じるものであった。
更に、ＦＦＴアルゴリズムの実施は、大きいメイン・フ
レーム・コンピュータ又はどこにでもあるパーソナル・
コンピュータにおいて行い得るものである。高速フーリ
エ変換を行うための最小構成の装置は、プロセッサ、ラ
ンダム・アクセス・メモリ、リード・オンリ・メモリに
記憶されたプログラム、メモリ・アドレシング装置およ
び共通データ・バスより成るものである。
【０００３】不連続フーリエ変換およびその微分、高速
フーリエ変換は、１つの連続波形が複素級数項の和によ
って、周波数ドメインおよび時間ドメイン（両方とも１
組のフーリエ係数を含む）で表すことができるというこ
とを予期させるものである。それは、いずれの変換にお
いてもゼロ周波数から上のすべての周波数成分の計算を
行わなければならないという性質の変換プロセスを持つ
ものである。時間ドメインから周波数ドメインに変換す
るに必要な計算能力は莫大である。その必要な計算能力
は多くのメモリを必要とし、多くの電気的エネルギーと
それに付随する発熱効果を利用する。これはＦＦＴプロ
セッサを大きくかつ高価なものにしている。
フーリエ変換は、１つの連続波形が複素級数項の和によ
って、周波数ドメインおよび時間ドメイン（両方とも１
組のフーリエ係数を含む）で表すことができるというこ
とを予期させるものである。それは、いずれの変換にお
いてもゼロ周波数から上のすべての周波数成分の計算を
行わなければならないという性質の変換プロセスを持つ
ものである。時間ドメインから周波数ドメインに変換す
るに必要な計算能力は莫大である。その必要な計算能力
は多くのメモリを必要とし、多くの電気的エネルギーと
それに付随する発熱効果を利用する。これはＦＦＴプロ
セッサを大きくかつ高価なものにしている。
【０００４】いずれの文献も、サイズ２PのＦＦＴに対
して合計２Pの係数が必要であることを示している。こ
のような多数の係数を記憶するためのメモリを設けるこ
とはＦＦＴの製造コスト、サイズ、重量および電力を増
加させることになる。
して合計２Pの係数が必要であることを示している。こ
のような多数の係数を記憶するためのメモリを設けるこ
とはＦＦＴの製造コスト、サイズ、重量および電力を増
加させることになる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、高速
フーリエ変換を行うに必要な係数の数を減らすことであ
る。
フーリエ変換を行うに必要な係数の数を減らすことであ
る。
【０００６】本発明のもう１つの目的は、高速フーリエ
変換を行うため装置の製造コスト、サイズ、重量および
必要な電力を減らすことである。
変換を行うため装置の製造コスト、サイズ、重量および
必要な電力を減らすことである。
【０００７】
【課題を解決するための手段】本発明は、ＦＦＴアルゴ
リズムの係数を平衡させ、その平衡した係数に基づいて
減少した数の係数を計算し、計算で得られた係数を使っ
て高速フーリエ変換を行うようにする。
リズムの係数を平衡させ、その平衡した係数に基づいて
減少した数の係数を計算し、計算で得られた係数を使っ
て高速フーリエ変換を行うようにする。
【０００８】
【実施例】Ｎポイント高速フーリエ変換（ＦＦＴ）の通
常の計算は、Ｎ個の記憶した係数を必要とする。以下の
ものは、「平衡した係数」と呼ばれる概念を使ってＦＦ
Ｔを計算することを可能にして、必要な係数記憶装置を
小さくすることを示していす。例えば、その新しい概念
を２５６ポイントＦＦＴに適用することは２５６から１
２８に（即ち、１／２に）係数記憶装置を小さくし、４
ＫポイントＦＦＴに対して４Ｋから７６８に（即ち、１
／５以下に）そして６４ＫポイントＦＦＴに対しては６
４Ｋから４Ｋに（即ち、１／１６に）小さくする。
常の計算は、Ｎ個の記憶した係数を必要とする。以下の
ものは、「平衡した係数」と呼ばれる概念を使ってＦＦ
Ｔを計算することを可能にして、必要な係数記憶装置を
小さくすることを示していす。例えば、その新しい概念
を２５６ポイントＦＦＴに適用することは２５６から１
２８に（即ち、１／２に）係数記憶装置を小さくし、４
ＫポイントＦＦＴに対して４Ｋから７６８に（即ち、１
／５以下に）そして６４ＫポイントＦＦＴに対しては６
４Ｋから４Ｋに（即ち、１／１６に）小さくする。
【０００９】サンデ・テューキー（Sande-Tukey）アル
ゴリズムを使って、４ＫポイントＦＦＴに関して、「平
衡した係数」の概念を示すと次のようになる。
ゴリズムを使って、４ＫポイントＦＦＴに関して、「平
衡した係数」の概念を示すと次のようになる。
【数１】 この式は、変換されるべきポイントの数が合成数、即ち
Ｎ＝ｒ1ｒ2ｒ3（但し、ｒ1，ｒ2，ｒ3、...ｒmは整数）
である。この例では、ｒ1＝ｒ2＝ｒ3＝...ｒm＝４、即
ち基数は４であると仮定する。指数ｎおよびｋは次の式
で表される。
Ｎ＝ｒ1ｒ2ｒ3（但し、ｒ1，ｒ2，ｒ3、...ｒmは整数）
である。この例では、ｒ1＝ｒ2＝ｒ3＝...ｒm＝４、即
ち基数は４であると仮定する。指数ｎおよびｋは次の式
で表される。
【００１０】
【数２】 式の取扱いを容易にするために、次のような表記変更が
行われる。
行われる。
【００１１】
【数３】 この例では、Ｎ＝４０９６＝４6（ｍ＝６）およびｉ＝
１、２、...６．次の６つの式はサンデ・テューキー・
アルゴリズムおよび上で示した代数から直接に生ずるも
のである。
１、２、...６．次の６つの式はサンデ・テューキー・
アルゴリズムおよび上で示した代数から直接に生ずるも
のである。
【数４】 更に単純化するために、次の代数が使用される。
【数５】
【数６】 上記の代数すべてを使うと、元の６ステージの式は次の
ように単純化する。
ように単純化する。
【００１２】
【数７】 これら式は不安な情報を除去され、係数項の関連部分だ
けを残している。この形の式は、ＦＦＴ計算の方法は変
わらないが係数および係数の数が変わるので、容易に読
み取られそして最終結果と比較のために使用可能であ
る。それに続く計算のために、それら係数もまた簡単に
される。その係数項は以下のように定義される。
けを残している。この形の式は、ＦＦＴ計算の方法は変
わらないが係数および係数の数が変わるので、容易に読
み取られそして最終結果と比較のために使用可能であ
る。それに続く計算のために、それら係数もまた簡単に
される。その係数項は以下のように定義される。
【００１３】
【数８】 これら最終的な代数を使うと、元の６ステージの式は次
のように簡単になる。
のように簡単になる。
【００１４】
【数９】 式（１）における係数項Ｓ1は次のように定義される。
【００１５】
【数１０】 式（２）におけるＳ2は次のように定義される。
【００１６】
【数１１】 今や、基本ステージの式は単純化され、この例は一連の
数学的操作となる。式（５）から始めると、その分子お
よび分母をＳ2"Ｓ1"'倍すると、その式は次のようにな
る。
数学的操作となる。式（５）から始めると、その分子お
よび分母をＳ2"Ｓ1"'倍すると、その式は次のようにな
る。
【００１７】
【数１２】 係数項は、特定の係数項（Ｓ項）が合計括弧内に入れら
れそしてその他が故意にその括弧外に残されるように、
その式を再構成することによって修正可能である。いず
れの項も、その項が合計指数の関数でない場合、その合
計内又は合計外に置くことができる。従って、
れそしてその他が故意にその括弧外に残されるように、
その式を再構成することによって修正可能である。いず
れの項も、その項が合計指数の関数でない場合、その合
計内又は合計外に置くことができる。従って、
【００１８】
【数１３】 第５ステージに対する新しい平衡した係数はＳ5Ｓ2"
Ｓ1"'である。今や、Ｘ5は次のように書き直される。
Ｓ1"'である。今や、Ｘ5は次のように書き直される。
【００１９】
【数１４】 同じ方法を続けて、他のすべてのステージに対する新し
い平衡した係数を得ることができる。ステージ４の係数
を計算するためには、式（４）からのＸ4が式（５ｃ）
へ代入される。
い平衡した係数を得ることができる。ステージ４の係数
を計算するためには、式（４）からのＸ4が式（５ｃ）
へ代入される。
【００２０】
【数１５】 ステージ４に対する平衡した係数はＳ4Ｓ1"である。ス
テージ３に対して、Ｘ'4が書き直される。
テージ３に対して、Ｘ'4が書き直される。
【数１６】 ステージ３に対する平衡した係数はＳ3である。ステー
ジ２に対して、Ｘ'3が書き直される。
ジ２に対して、Ｘ'3が書き直される。
【数１７】 ステージ２に対する平衡した係数はＳ2／Ｓ"2である。
ステージ１に対して、Ｘ'2が書き直される。
ステージ１に対して、Ｘ'2が書き直される。
【００２１】
【数１８】 ステージ１に対する平衡した係数はＳ1／Ｓ"1Ｓ"'1であ
る。Ｓ1、／Ｓ"1およびＳ"'1を使うと、
る。Ｓ1、／Ｓ"1およびＳ"'1を使うと、
【００２２】
【数１９】 各ステージに対する他の平衡した係数は同様の計算から
得られる。
得られる。
【００２３】
【数２０】 これらの結果をＦＦＴの式に代入すると、次のような最
終結果が得られる。
終結果が得られる。
【００２４】
【数２１】 平衡した４０９６ポイントＦＦＴの各ステージは、２５
６（４4）の相異なる係数でもって遂行可能である。更
に、ステージ１、２および３は同じ係数を必要とする。
従って、基数４の４０９６ポイントＦＦＴは、４０９６
に対してわずか７６８の係数を使って遂行可能である。
６（４4）の相異なる係数でもって遂行可能である。更
に、ステージ１、２および３は同じ係数を必要とする。
従って、基数４の４０９６ポイントＦＦＴは、４０９６
に対してわずか７６８の係数を使って遂行可能である。
【００２５】図１は、サンデ・テューキー係数を使う基
本ＦＦＴ信号処理装置１０をブロック図で示す。アドレ
ス・カウンタ１２は係数バッファ１４およびデータ・バ
ッファ１６にクロックとして入力される。その係数バッ
ファは４Ｋの係数を記憶し、データ・バッファはＦＦＴ
エンジン１８へ送られる。そのエンジンからの結果はク
ーリー・テューキー式からの係数Ｘ１であり、それら係
数はデータ・バッファへ送り戻されてＸ２を得るよう再
処置され、そしてそれは、Ｘ３を得るよう再処理される
というように、Ｘ６を含むすべての係数が決定されるま
で続く。これら係数はクーリー・テューキー・アルゴリ
ズムで実行され、時間ドメイン信号データの高速フーリ
エ変換を生ずる。
本ＦＦＴ信号処理装置１０をブロック図で示す。アドレ
ス・カウンタ１２は係数バッファ１４およびデータ・バ
ッファ１６にクロックとして入力される。その係数バッ
ファは４Ｋの係数を記憶し、データ・バッファはＦＦＴ
エンジン１８へ送られる。そのエンジンからの結果はク
ーリー・テューキー式からの係数Ｘ１であり、それら係
数はデータ・バッファへ送り戻されてＸ２を得るよう再
処置され、そしてそれは、Ｘ３を得るよう再処理される
というように、Ｘ６を含むすべての係数が決定されるま
で続く。これら係数はクーリー・テューキー・アルゴリ
ズムで実行され、時間ドメイン信号データの高速フーリ
エ変換を生ずる。
【００２６】図２には、クーリー・テューキー・アルゴ
リズムを使う４Ｋ ＦＦＴで必要とされる６つの式に対
応するステージが表にされている。第１パスにおけるカ
ウンタは下位桁１２ビットを使用し、Ｘ１の係数を得る
ためにゼロないし４Ｋで動作する。ステージ２では、下
位１０ビットが使用され、ゼロから１Ｋまでの実行が４
回行われてＸ２の係数を生ずる。ステージ３では、下位
８ビットが使用され、ゼロから２５６まで実行が１６回
行われてＸ３の係数を生ずる。同様に、ステージ４で
は、カウンタはゼロから６４まで進み、そしてステージ
５ではゼロから１６まで、ステージ６では最後の係数Ｘ
６のためゼロから４まで進む。換言すれば、係数はカウ
ンタを使ってアドレスされる。そのカウンタはゼロで始
まり、１つの係数がアドレスされるたびに１ずつインク
レメントする。各ステージに対する係数をアドレスする
ために、相異なるカウンタ・ビットが使われる。カウン
タは各ステージに対して４０９６回カウントする。
リズムを使う４Ｋ ＦＦＴで必要とされる６つの式に対
応するステージが表にされている。第１パスにおけるカ
ウンタは下位桁１２ビットを使用し、Ｘ１の係数を得る
ためにゼロないし４Ｋで動作する。ステージ２では、下
位１０ビットが使用され、ゼロから１Ｋまでの実行が４
回行われてＸ２の係数を生ずる。ステージ３では、下位
８ビットが使用され、ゼロから２５６まで実行が１６回
行われてＸ３の係数を生ずる。同様に、ステージ４で
は、カウンタはゼロから６４まで進み、そしてステージ
５ではゼロから１６まで、ステージ６では最後の係数Ｘ
６のためゼロから４まで進む。換言すれば、係数はカウ
ンタを使ってアドレスされる。そのカウンタはゼロで始
まり、１つの係数がアドレスされるたびに１ずつインク
レメントする。各ステージに対する係数をアドレスする
ために、相異なるカウンタ・ビットが使われる。カウン
タは各ステージに対して４０９６回カウントする。
【００２７】平衡した係数２０を使う回帰的設計の４Ｋ
ポイントＦＦＴが図３に示される。アドレシング・カウ
ンタ２２は係数バッファ２４および４Ｋデータ・バッフ
ァ２６へ送られる。係数バッファ２４はそのＦＦＴに対
する７６８の係数を保持するＰＲＯＭである。各ステー
ジに対する係数バッファ２４およびデータ・バッファ２
６からＦＦＴエンジン２８へ係数が呼び込まれる。図４
からわかるように、外部アドレシング方式は、Ｘ１'、
Ｘ２'およびＸ３'のための式を満たすためにはステージ
１、２および３に対して下位８ビットを使う。ステージ
４に対しては、カウンタ４は２５６ないし５１１を実行
しそしてステージ５では、５１２から７６８までを使
う。ステージ６に対しては、Ｓ0は１＋ＯＪに等しくセ
ットされる。
ポイントＦＦＴが図３に示される。アドレシング・カウ
ンタ２２は係数バッファ２４および４Ｋデータ・バッフ
ァ２６へ送られる。係数バッファ２４はそのＦＦＴに対
する７６８の係数を保持するＰＲＯＭである。各ステー
ジに対する係数バッファ２４およびデータ・バッファ２
６からＦＦＴエンジン２８へ係数が呼び込まれる。図４
からわかるように、外部アドレシング方式は、Ｘ１'、
Ｘ２'およびＸ３'のための式を満たすためにはステージ
１、２および３に対して下位８ビットを使う。ステージ
４に対しては、カウンタ４は２５６ないし５１１を実行
しそしてステージ５では、５１２から７６８までを使
う。ステージ６に対しては、Ｓ0は１＋ＯＪに等しくセ
ットされる。
【００２８】本発明は、２PＦＦＴに対する係数の数
を、合計２Pの係数から２Pの平方根のほぼｐ倍に減ら
す。基数４のＦＦＴに対する係数の数を決定するための
実際の式は、Ｎ＝ＦＦＴのサイズ、Ｎ＝４n、但しｎが
偶数である場合、平衡した係数の数は（ｎ＋２）４
n/2+1に等しい。そして、ｎが奇数である場合、計数の
数は４n/2+3/2＋（ｎ／２−３／２）４n/2+1/2である。
これは次の表で表すことができる。
を、合計２Pの係数から２Pの平方根のほぼｐ倍に減ら
す。基数４のＦＦＴに対する係数の数を決定するための
実際の式は、Ｎ＝ＦＦＴのサイズ、Ｎ＝４n、但しｎが
偶数である場合、平衡した係数の数は（ｎ＋２）４
n/2+1に等しい。そして、ｎが奇数である場合、計数の
数は４n/2+3/2＋（ｎ／２−３／２）４n/2+1/2である。
これは次の表で表すことができる。
【００２９】
【表１】図５は、２５６ないし６４Ｋポイント高速フー
リエ変換に必要な平衡した係数を一般化したものを示
す。平衡した係数を使うという新しい概念は、２５６ポ
イントＦＦＴに対しては２分の１、４ポイントＦＦＴに
対しては５分の１そして６４ＫポイントＦＦＴに対して
は１６分の１に係数記憶装置を縮小する。これは、ＦＦ
Ｔ信号プロセッサを、安価にし、低電力にし、軽量に
し、小形にし、低温にしそして信頼性を高くするもので
ある。
リエ変換に必要な平衡した係数を一般化したものを示
す。平衡した係数を使うという新しい概念は、２５６ポ
イントＦＦＴに対しては２分の１、４ポイントＦＦＴに
対しては５分の１そして６４ＫポイントＦＦＴに対して
は１６分の１に係数記憶装置を縮小する。これは、ＦＦ
Ｔ信号プロセッサを、安価にし、低電力にし、軽量に
し、小形にし、低温にしそして信頼性を高くするもので
ある。
【００３０】
【発明の効果】本発明は、サイズ２PのＦＦＴを行うの
に必要な係数の数を、２Pの平方根をｐ倍した値まで減
少させるものである。それは、計算される係数の数を平
衡させるようにフーリエ変換アルゴリズムの係数および
項を再編成することによって、必要な係数の数を大いに
減少させることができることがわかった。この方法を使
うＦＦＴプロセッサはより小さく、より軽く、より安価
であり、より少ない電力しか使わないものである。
に必要な係数の数を、２Pの平方根をｐ倍した値まで減
少させるものである。それは、計算される係数の数を平
衡させるようにフーリエ変換アルゴリズムの係数および
項を再編成することによって、必要な係数の数を大いに
減少させることができることがわかった。この方法を使
うＦＦＴプロセッサはより小さく、より軽く、より安価
であり、より少ない電力しか使わないものである。
【図１】サンデ・テューキー係数を使って４０９６ポイ
ントＦＦＴを遂行するための装置のブロック図である。
ントＦＦＴを遂行するための装置のブロック図である。
【図２】図１の装置の係数アドレシング方式を示す図で
ある。
ある。
【図３】平衡した係数を使って４０９６ポイントＦＦＴ
を遂行するための装置のブロック図である。
を遂行するための装置のブロック図である。
【図４】図３のＦＦＴプロセッサで使用された係数アド
レシング方式を示す図である。
レシング方式を示す図である。
【図５】種々なサイズのＦＦＴに対する一般化しかつ平
衡した係数式を示す表である。
衡した係数式を示す表である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年８月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】サンデ・テューキー係数を使って４０９６ポイ
ントＦＦＴを遂行するための装置のブロック図である。
ントＦＦＴを遂行するための装置のブロック図である。
【図２】図１の装置の係数アドレシング方式を示す図で
ある。
ある。
【図３】平衡した係数を使って４０９６ポイントＦＦＴ
を遂行するための装置のブロック図である。
を遂行するための装置のブロック図である。
【図４】図３のＦＦＴプロセッサで使用された係数アド
レシング方式を示す図である。
レシング方式を示す図である。
【図５】種々なサイズのＦＦＴに対する一般化しかつ平
衡した係数式を示す図表である。
衡した係数式を示す図表である。
Claims (4)
- 【請求項１】ＦＦＴアルゴリズムの係数を平衡させ、 該平衡した係数に基づいて、減少した数の係数を計算
し、 該減少した数の係数を使って高速フーリエ変換を処理す
るステップより成る高速フーリエ変換を行うための方
法。 - 【請求項２】前記減少した数の係数を一定係数バッファ
に記憶し、 該記憶した係数を高速フーリエ変換エンジンにおいて処
理してデータを時間ドメインから周波数ドメインに変更
する ステップを有する請求項１の高速フーリエ変換を行うた
めの方法。 - 【請求項３】減少した数のＦＦＴ係数を含む一定係数の
バッファと、 処理されるべきデータを受け取りそしてＦＦＴエンジン
の出力を該ＦＦＴエンジンによるその後の処理のために
保持するデータ・バッファと、 前記一定係数をアドレスしてＦＦＴエンジンに入力する
ためのアドレシング・カウンタと、 より成り、 前記ＦＦＴエンジンは前記データ・バッファの内容と一
緒に前記一定係数を処理してデータを時間ドメインから
周波数ドメインに変換することを特徴とする、高速フー
リエ変換を処理するための装置。 - 【請求項４】前記アドレス・カウンタは、高速フーリエ
変換の処理中、同じ一定係数を繰り返しアドレスするこ
とを特徴と擦る請求項３の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60663590A | 1990-10-31 | 1990-10-31 | |
| US07/606635 | 1990-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0644290A true JPH0644290A (ja) | 1994-02-18 |
| JP2662124B2 JP2662124B2 (ja) | 1997-10-08 |
Family
ID=24428803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3301336A Expired - Fee Related JP2662124B2 (ja) | 1990-10-31 | 1991-10-22 | 高速フーリエ変換における信号シーケンス発生方法、装置およびシステム並びに高速フーリエ変換処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5365469A (ja) |
| EP (1) | EP0483454A3 (ja) |
| JP (1) | JP2662124B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009788A1 (en) * | 1997-08-18 | 1999-02-25 | Chizuko Honda | Hearing aid protective cover |
| WO2022038706A1 (ja) * | 2020-08-19 | 2022-02-24 | フィフティスクエア株式会社 | ヘッドホンカバーおよびその留め具、ヘッドホンカバー装着方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491652A (en) * | 1994-10-21 | 1996-02-13 | United Microelectronics Corporation | Fast Fourier transform address generator |
| US5712809A (en) * | 1994-10-31 | 1998-01-27 | Vivo Software, Inc. | Method and apparatus for performing fast reduced coefficient discrete cosine transforms |
| US5805484A (en) * | 1995-03-10 | 1998-09-08 | Sony Corporation | Orthogonal function generating circuit and orthogonal function generating method |
| US6035313A (en) * | 1997-03-24 | 2000-03-07 | Motorola, Inc. | Memory address generator for an FFT |
| US6167416A (en) * | 1997-09-26 | 2000-12-26 | Xilinx, Inc. | System and method for RAM-partitioning to exploit parallelism of radix-2 elements in FPGAS |
| GB2384876A (en) * | 2002-01-31 | 2003-08-06 | Zarlink Semiconductor Inc | Simplifying a real fast Fourier transform using symmetry |
| CA2377623C (en) | 2002-03-20 | 2008-04-22 | Dongxing Jin | Method and apparatus for computation reduction for tone detection |
| WO2003079219A1 (en) * | 2002-03-20 | 2003-09-25 | Tropic Networks Inc. | Method and apparatus to reduce the comlexity of the calculation of the fast fourier transform of a signal containing tones |
| US20060075010A1 (en) * | 2004-10-05 | 2006-04-06 | Wadleigh Kevin R | Fast fourier transform method and apparatus |
| KR100762281B1 (ko) * | 2005-12-08 | 2007-10-01 | 한국전자통신연구원 | 고속 푸리에 변환 시스템의 메모리 주소 생성 방법 및 그를이용한 트위들 팩터 생성 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3584781A (en) * | 1968-07-01 | 1971-06-15 | Bell Telephone Labor Inc | Fft method and apparatus for real valued inputs |
| US3584782A (en) * | 1968-07-01 | 1971-06-15 | Bell Telephone Labor Inc | Fast fourier transform method and apparatus |
| US3777131A (en) * | 1972-02-08 | 1973-12-04 | Westinghouse Electric Corp | High base multiple rail fourier transform serial stage |
-
1991
- 1991-06-13 EP EP19910109688 patent/EP0483454A3/en not_active Withdrawn
- 1991-10-22 JP JP3301336A patent/JP2662124B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-13 US US08/004,217 patent/US5365469A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009788A1 (en) * | 1997-08-18 | 1999-02-25 | Chizuko Honda | Hearing aid protective cover |
| WO2022038706A1 (ja) * | 2020-08-19 | 2022-02-24 | フィフティスクエア株式会社 | ヘッドホンカバーおよびその留め具、ヘッドホンカバー装着方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0483454A2 (en) | 1992-05-06 |
| US5365469A (en) | 1994-11-15 |
| EP0483454A3 (en) | 1993-07-21 |
| JP2662124B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3789203A (en) | Function generation by approximation employing interative interpolation | |
| JPH0644290A (ja) | 高速フーリエ変換を行うための方法および装置 | |
| US5491652A (en) | Fast Fourier transform address generator | |
| US5430667A (en) | Hardware arrangement for fast fourier transform having improved addressing techniques | |
| JPH0357500B2 (ja) | ||
| US6993547B2 (en) | Address generator for fast fourier transform processor | |
| CN116595297A (zh) | 一种支持输出剪枝的可重构混合基fft设计方法 | |
| JP2005174077A (ja) | 関数演算方法及び関数演算回路 | |
| CN116361605A (zh) | 递归型fft处理器的低功耗优化方法和装置 | |
| Chekushkin et al. | Improving polynomial methods of reconstruction of functional dependences in information-measuring systems | |
| Cui-xiang et al. | Some new parallel fast Fourier transform algorithms | |
| JP4083387B2 (ja) | 離散フーリエ変換の計算 | |
| Sankaran et al. | Design and Implementation of 1024 Point Pipelined Radix 4 FFT Processor on FPGA for Biomedical Signal Processing Applications | |
| CN113535781A (zh) | 一种时序库的数据查询方法、装置、设备及存储介质 | |
| JPS6035704B2 (ja) | フ−リエ変換処理方式 | |
| EP0988604A1 (en) | Device for converting series of data elements | |
| Jain et al. | New Algorithm for DHT and its Verilog Implementation | |
| US9311274B2 (en) | Approach for significant improvement of FFT performance in microcontrollers | |
| Li et al. | Computation oriented parallel FFT algorithms on distributed computer | |
| CN118485112A (zh) | 一种用于加快量化卷积网络的模型 | |
| WO1999053419A2 (en) | Device for converting series of data elements | |
| Böcker et al. | Counting glycans revisited | |
| Hawryszkiewycz | Microprogrammed control in problem-oriented languages | |
| TW200411408A (en) | Data processing structure and method for Fast Fourier transformation/Inverse Fast Fourier Transformation | |
| CN118796132A (zh) | 一种数论变换加速方法、装置、介质及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |