JPS592053B2 - インタフェ−ス制御方式 - Google Patents
インタフェ−ス制御方式Info
- Publication number
- JPS592053B2 JPS592053B2 JP1441680A JP1441680A JPS592053B2 JP S592053 B2 JPS592053 B2 JP S592053B2 JP 1441680 A JP1441680 A JP 1441680A JP 1441680 A JP1441680 A JP 1441680A JP S592053 B2 JPS592053 B2 JP S592053B2
- Authority
- JP
- Japan
- Prior art keywords
- service
- signal
- data
- input
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
ｉ０本発明は、オフセット・インタロック・モード（Ｏ
ｆｆｓｅｔＩｎｔｅｒｌｏｃｋＭｏｄｅ）が採用された
入出力インタフェースにおいて、サービス・イン信号に
対するサービス・アウト信号およびデータ・イン信号に
対するデータ・アウト信号を入出力制５ 御装置に確実
に通知できるようにしたインタフェース制御方式に関す
るものである。
ｆｆｓｅｔＩｎｔｅｒｌｏｃｋＭｏｄｅ）が採用された
入出力インタフェースにおいて、サービス・イン信号に
対するサービス・アウト信号およびデータ・イン信号に
対するデータ・アウト信号を入出力制５ 御装置に確実
に通知できるようにしたインタフェース制御方式に関す
るものである。
第１図は従来の入出力インタフェースにおけるデータ転
送シーケンスを示すものである。
送シーケンスを示すものである。
第１図の入出力インタフェースにおいて、入出力制御装
０ 置ＩＯＣがサービス・イン信号ＳＶＩを上げると、
ケーブル長に比例する時間経過後にチャネルＣＨはこの
サービス・イン信号ＳＶＩを受信する。チャネルＣＨは
、サービス・イン信号ＳＶＩの解析などを行い、確析な
どを終了した後に、サービス・５ アウト信号ＳＶＯを
上げる。このサービス・アウト信号ＳＶＯはケーブル長
で定まる時間後に入出力制御装置ＩＯＣによつて受信さ
れる。入出力制御装置ＩＯＣは、サービス・アウト信号
ＳＶＯを受信すると、サービス・イン信号ＳＶＩを落す
とク 共にデータ・イン信号ＤＴＩを上げる。チャネル
ＣＨは、サービス・イン信号ＳＶＩが落ちると、サービ
ス・アウト信号ＳＶＯを落し、所定の条件が成立したと
きデータ・アウト信号ＤＴＯを上げる。データ・アウト
信号ＤＴＯを受信すると、入； 出力制御装置ＩＯＣは
データ・イン信号ＤＴＩを落し、データ転送を続ける必
要がある場合には、再びサービス・イン信号ＳＶＩを上
げる。（− 第１図に示すような入出力インタフエースでは、サービ
ス・イン信号ＳＶＩおよびデータ・イン信号ＤＴＩの時
間長がケーブル長の影響を受けるため、入出力制御装置
１０Ｃの転送速度が大きい場合には、チヤネルＣＨと入
出力制御装置１０Ｃ間のケーブル長が制限されるという
欠点が存在する。
０ 置ＩＯＣがサービス・イン信号ＳＶＩを上げると、
ケーブル長に比例する時間経過後にチャネルＣＨはこの
サービス・イン信号ＳＶＩを受信する。チャネルＣＨは
、サービス・イン信号ＳＶＩの解析などを行い、確析な
どを終了した後に、サービス・５ アウト信号ＳＶＯを
上げる。このサービス・アウト信号ＳＶＯはケーブル長
で定まる時間後に入出力制御装置ＩＯＣによつて受信さ
れる。入出力制御装置ＩＯＣは、サービス・アウト信号
ＳＶＯを受信すると、サービス・イン信号ＳＶＩを落す
とク 共にデータ・イン信号ＤＴＩを上げる。チャネル
ＣＨは、サービス・イン信号ＳＶＩが落ちると、サービ
ス・アウト信号ＳＶＯを落し、所定の条件が成立したと
きデータ・アウト信号ＤＴＯを上げる。データ・アウト
信号ＤＴＯを受信すると、入； 出力制御装置ＩＯＣは
データ・イン信号ＤＴＩを落し、データ転送を続ける必
要がある場合には、再びサービス・イン信号ＳＶＩを上
げる。（− 第１図に示すような入出力インタフエースでは、サービ
ス・イン信号ＳＶＩおよびデータ・イン信号ＤＴＩの時
間長がケーブル長の影響を受けるため、入出力制御装置
１０Ｃの転送速度が大きい場合には、チヤネルＣＨと入
出力制御装置１０Ｃ間のケーブル長が制限されるという
欠点が存在する。
上記の欠点を除去するため、オフセツト・インタロツク
・モードというモードが開発された。第２図はオフセツ
ト・インターロツク・モードを採用した入出力インタフ
エースにおけるデータ転送シーケンスを説明するもので
ある。オフセツト・インタロツク・モードにおいては、
入出力制御装置１０Ｃは、チヤネルＣＨからのサービス
・アウトＳＶＯ又はデータ・アウトＤＴＯを持つことな
く、所定時間長のサービス・イン信号ＳＶＩおよびデー
タ・イン信号を交互に次々と送出する。チヤネルＣＨは
、サービス・イン信号ＳＶＩが存在していると、入力の
場合には受信データを受信レジスタからバツフアに転送
することが可能となつた時点で、出力の場合には送信デ
ータをバツフアから送信レジスタに転送された時へでサ
ービス・アウト信号ＳＶＯの送信を開始し、サービス・
イン信号ＳＶＩが落ちた時点でサービス・アウト信号Ｓ
ＶＯを落している。同時に、チヤネルＣＨは、データ・
イン信号ＤＴＩが存在すると、入力の場合には受信デー
タを受信レジスタからバツフアへ転送することが可能と
なつた時点で、出力の場合には送信データをバツフアか
ら送信レジスタへ転送した時点でデータ・アウト信号Ｄ
ＴＯの送出を開始し、データ・イン信号が落ちた時点で
デ―夕・アウト信号ＤＴＯを落している。上記バツフア
は複数台のチヤネルで共用されているので、チヤネルか
らのサービス・アウト信号ＳＶＯおよびデータ・アウト
信号ＤＴＯの送出が大幅に遅れることがあり、サービス
・アウト信号ＳＶＯおよびデータ・アウト信号ＤＴＯの
時間長が著しく短かくなることがある。サービス・アウ
ト信号ＳＯやデータ・アウト信号ＤＴＯの時間長が短か
くなると、入出力制御装置はサービス・アウト信号ＳＶ
Ｏ又はデータ・アウト信号ＤＴＯを認識できない。この
結果、例えば出力の場合、出力データが磁気デイスクの
所望の領域に書込まれないと事態が生ずる。本発明は、
上記の欠点を除去するものであつて、オフセツト・イン
タロツク・モードを採用した入出力インタフエースにお
いて、サービス・イン信号に対しては所定時間長以上の
サービス・アウト信号を、データ・インに対しては所定
時間長以上のデータ・アウト信号を常に送出できるよう
にしたインタフエース制御方式を提供することを目的と
している。
・モードというモードが開発された。第２図はオフセツ
ト・インターロツク・モードを採用した入出力インタフ
エースにおけるデータ転送シーケンスを説明するもので
ある。オフセツト・インタロツク・モードにおいては、
入出力制御装置１０Ｃは、チヤネルＣＨからのサービス
・アウトＳＶＯ又はデータ・アウトＤＴＯを持つことな
く、所定時間長のサービス・イン信号ＳＶＩおよびデー
タ・イン信号を交互に次々と送出する。チヤネルＣＨは
、サービス・イン信号ＳＶＩが存在していると、入力の
場合には受信データを受信レジスタからバツフアに転送
することが可能となつた時点で、出力の場合には送信デ
ータをバツフアから送信レジスタに転送された時へでサ
ービス・アウト信号ＳＶＯの送信を開始し、サービス・
イン信号ＳＶＩが落ちた時点でサービス・アウト信号Ｓ
ＶＯを落している。同時に、チヤネルＣＨは、データ・
イン信号ＤＴＩが存在すると、入力の場合には受信デー
タを受信レジスタからバツフアへ転送することが可能と
なつた時点で、出力の場合には送信データをバツフアか
ら送信レジスタへ転送した時点でデータ・アウト信号Ｄ
ＴＯの送出を開始し、データ・イン信号が落ちた時点で
デ―夕・アウト信号ＤＴＯを落している。上記バツフア
は複数台のチヤネルで共用されているので、チヤネルか
らのサービス・アウト信号ＳＶＯおよびデータ・アウト
信号ＤＴＯの送出が大幅に遅れることがあり、サービス
・アウト信号ＳＶＯおよびデータ・アウト信号ＤＴＯの
時間長が著しく短かくなることがある。サービス・アウ
ト信号ＳＯやデータ・アウト信号ＤＴＯの時間長が短か
くなると、入出力制御装置はサービス・アウト信号ＳＶ
Ｏ又はデータ・アウト信号ＤＴＯを認識できない。この
結果、例えば出力の場合、出力データが磁気デイスクの
所望の領域に書込まれないと事態が生ずる。本発明は、
上記の欠点を除去するものであつて、オフセツト・イン
タロツク・モードを採用した入出力インタフエースにお
いて、サービス・イン信号に対しては所定時間長以上の
サービス・アウト信号を、データ・インに対しては所定
時間長以上のデータ・アウト信号を常に送出できるよう
にしたインタフエース制御方式を提供することを目的と
している。
そしてそのため、本発明のインタフエース制御方式は、
チヤネルと入出力制御装置間でデータ転送を行う際、上
記入出力制御装置が所定時間長のサービス・イン信号に
引続いて所定時間長のデータ・イン信号を上記チヤネル
に送出し、上記チヤネルがサービス・イン信号に対して
サービス・アウト信号を、データ・インに対してはデー
タ・アウト信号を上記人出力制御装置に送出するよう取
決められているインタフエース制御方式において、サー
ビス・イン信号を記憶するサービス・イン記憶手段と、
データ・インを記憶するデータ・イン記憶手段と、所定
条件が成立した時にサービス・アウト信号の送出を開始
して上記サービス・イン記憶手段の内容がクリアされた
時にサービス・アウトの送出を停止するサービス・アウ
ト送出制御手段と、所定の条件が成立した時にデータ・
アウト信号の送出を開始して上記データ・イン記憶手段
の内容がクリアされた時にデータ・アウトの送出を停止
するデータ・アウト送出制御手段とが上記チヤネルに設
けられ、且つ上記サービス・アウト記憶手段がサービス
・アウト信号を送出してから所定時間以上経過したこと
及びサービス・イン信号が不存在であることを条件とし
て記憶内容がクリアされるように構成され、上記データ
・イン記憶手段がデータ・アウト信号を送出してから所
定時間以上経過したこと及びデータ・イン信号が不存在
であることを条件として記憶内容がクリアされるように
構成されていることを特徴とするものである。以下、本
発明を図面を参照しつつ説明する。第３図は本発明の１
実施例のプロツク図、第４図は本発明によるデータ転送
シーケンスを説明する図である。
チヤネルと入出力制御装置間でデータ転送を行う際、上
記入出力制御装置が所定時間長のサービス・イン信号に
引続いて所定時間長のデータ・イン信号を上記チヤネル
に送出し、上記チヤネルがサービス・イン信号に対して
サービス・アウト信号を、データ・インに対してはデー
タ・アウト信号を上記人出力制御装置に送出するよう取
決められているインタフエース制御方式において、サー
ビス・イン信号を記憶するサービス・イン記憶手段と、
データ・インを記憶するデータ・イン記憶手段と、所定
条件が成立した時にサービス・アウト信号の送出を開始
して上記サービス・イン記憶手段の内容がクリアされた
時にサービス・アウトの送出を停止するサービス・アウ
ト送出制御手段と、所定の条件が成立した時にデータ・
アウト信号の送出を開始して上記データ・イン記憶手段
の内容がクリアされた時にデータ・アウトの送出を停止
するデータ・アウト送出制御手段とが上記チヤネルに設
けられ、且つ上記サービス・アウト記憶手段がサービス
・アウト信号を送出してから所定時間以上経過したこと
及びサービス・イン信号が不存在であることを条件とし
て記憶内容がクリアされるように構成され、上記データ
・イン記憶手段がデータ・アウト信号を送出してから所
定時間以上経過したこと及びデータ・イン信号が不存在
であることを条件として記憶内容がクリアされるように
構成されていることを特徴とするものである。以下、本
発明を図面を参照しつつ説明する。第３図は本発明の１
実施例のプロツク図、第４図は本発明によるデータ転送
シーケンスを説明する図である。
要約すると、本発明はオフセツト・インターロツク・モ
ードを採用した入出力インタフエースにおいてサービス
・イン信号ＳＶＩを記憶するサービス・イン記憶手段お
よびデータ・イン信号ＤＴＩを記憶するデータ・イン記
憶手段を設けると共に、サービス・アウト信号およびデ
ータ・アウト信号の時間長が常に所定値以上であること
を保証できるようにしたものである。
ードを採用した入出力インタフエースにおいてサービス
・イン信号ＳＶＩを記憶するサービス・イン記憶手段お
よびデータ・イン信号ＤＴＩを記憶するデータ・イン記
憶手段を設けると共に、サービス・アウト信号およびデ
ータ・アウト信号の時間長が常に所定値以上であること
を保証できるようにしたものである。
第３図において、１ないし１２はゲート、１３はレシー
バ、１４はドライバ、１５と１６はデイレーライン、１
７と１８はフリツプ・フロツプをそれぞれ示している。
バ、１４はドライバ、１５と１６はデイレーライン、１
７と１８はフリツプ・フロツプをそれぞれ示している。
なお、第３図にはサービス・イン／サービス・アウト側
のみが示され、データ・イン／データ・アウト側の回路
構成は示されていないが、データ・イン／データ・アウ
ト側は、取扱う信号を異にするのみであつて、回路構成
はサービス・イン／サービス・アウト側と同一構成であ
る。したがつて、以下サービス・イン／サービス・アウ
ト側の回路についてのみ説明する。信号ＤＩＭが「Ｏ」
のとき、サービス・イン信号ＳＶＩが入出力制御装置１
０ＣからチヤネルＣＨに送られて来ると、ゲート５の否
定出力端子から出力される信号ＳＶＩＭは「１」となり
、肯定出力端子から出力される信号は「０］となる。ゲ
ート３の第１入力端子および第２入力端子が「Ｏ」の状
態の下でゲート５の肯定出力端子が「Ｏ」となると、サ
ービス・イン信号ＳＶＩが落ちても信号ＳＶＩＭは「１
」の状態を保゛つ。即ち、サービス・インが記憶された
ことになる。ゲート３の肯定出力端子の出力が「１」お
よびサービス・インが信号存在することを条件としてゲ
ート４の否定出力端が「０」を出力する。ゲート１０又
はゲート１１のいずれか１方が「０」を出力すると、ゲ
ート６は「１」を出力する。この「１」信号は、デイレ
ーライン１６に入力され、３０ｎｓ後にフリツプ・フロ
ツプ１８がセツトされる。したがつて、ゲート６は３０
ｎｓのパルスを生じ、このノ勺レスは１００ｎｓ後にフ
リツプ・フロツプ１７に印加され、これによつてフリツ
プ・フロツプ１７はセツトされる。フリツプ・フロツプ
１７がセツトされると、サービス・アウト信号ＳＶＯの
送出が開始される。サービス・アウト信号ＳＶＯはデイ
レーライン１５にも入力されているので、サービス・ア
ウト信号ＳＶＯが「１」になつてから１２０ｎｓ後にデ
イレーライン１５は「１」を出力する。デイレーライン
１５が「１」を出力すると、ゲート３の否定出力端子は
「１」を出力する。このとき、サービス・イン信号ＳＶ
Ｉが「Ｏ」になつていると、ゲート５の否定出力端子か
らの信号ＳＶＩＭは「０」となり、肯定出力端子からの
信号が「１」となる。信号ＳＶＩＭが「Ｏ］となると、
信号ＳＴＡＴＵＳＩＮが「０」であることを条件にゲー
ト９が「１」を出力し、この「１」信号によつてフリツ
プ・フロツプ１７がりセツトされる。フリツプ・フロツ
プ１７がりセツトされると、サービス・アウト信号ＳＶ
Ｏは「０」となる。上記の説明から明らかなようにサー
ビス・アウト信号ＳＶＯの時間長は、常に１２０ｎｓ以
上となる。第４図は本発明１：こよるデータ転送シーケ
ンスを説明する図である。
のみが示され、データ・イン／データ・アウト側の回路
構成は示されていないが、データ・イン／データ・アウ
ト側は、取扱う信号を異にするのみであつて、回路構成
はサービス・イン／サービス・アウト側と同一構成であ
る。したがつて、以下サービス・イン／サービス・アウ
ト側の回路についてのみ説明する。信号ＤＩＭが「Ｏ」
のとき、サービス・イン信号ＳＶＩが入出力制御装置１
０ＣからチヤネルＣＨに送られて来ると、ゲート５の否
定出力端子から出力される信号ＳＶＩＭは「１」となり
、肯定出力端子から出力される信号は「０］となる。ゲ
ート３の第１入力端子および第２入力端子が「Ｏ」の状
態の下でゲート５の肯定出力端子が「Ｏ」となると、サ
ービス・イン信号ＳＶＩが落ちても信号ＳＶＩＭは「１
」の状態を保゛つ。即ち、サービス・インが記憶された
ことになる。ゲート３の肯定出力端子の出力が「１」お
よびサービス・インが信号存在することを条件としてゲ
ート４の否定出力端が「０」を出力する。ゲート１０又
はゲート１１のいずれか１方が「０」を出力すると、ゲ
ート６は「１」を出力する。この「１」信号は、デイレ
ーライン１６に入力され、３０ｎｓ後にフリツプ・フロ
ツプ１８がセツトされる。したがつて、ゲート６は３０
ｎｓのパルスを生じ、このノ勺レスは１００ｎｓ後にフ
リツプ・フロツプ１７に印加され、これによつてフリツ
プ・フロツプ１７はセツトされる。フリツプ・フロツプ
１７がセツトされると、サービス・アウト信号ＳＶＯの
送出が開始される。サービス・アウト信号ＳＶＯはデイ
レーライン１５にも入力されているので、サービス・ア
ウト信号ＳＶＯが「１」になつてから１２０ｎｓ後にデ
イレーライン１５は「１」を出力する。デイレーライン
１５が「１」を出力すると、ゲート３の否定出力端子は
「１」を出力する。このとき、サービス・イン信号ＳＶ
Ｉが「Ｏ」になつていると、ゲート５の否定出力端子か
らの信号ＳＶＩＭは「０」となり、肯定出力端子からの
信号が「１」となる。信号ＳＶＩＭが「Ｏ］となると、
信号ＳＴＡＴＵＳＩＮが「０」であることを条件にゲー
ト９が「１」を出力し、この「１」信号によつてフリツ
プ・フロツプ１７がりセツトされる。フリツプ・フロツ
プ１７がりセツトされると、サービス・アウト信号ＳＶ
Ｏは「０」となる。上記の説明から明らかなようにサー
ビス・アウト信号ＳＶＯの時間長は、常に１２０ｎｓ以
上となる。第４図は本発明１：こよるデータ転送シーケ
ンスを説明する図である。
入出力制御装置］０Ｃよりサービス・イン信号ＳＶＩが
送られて来ると、チヤネルＣＨはデータ・イン信号ＤＴ
Ｉが記憶されていないことを条件にサービス・イン信号
ＳＶＩを記１意し、信号ＳＶＩＭを「１」とする。入力
の場合にはデータのバッファへの書込みが許可されたと
き、出力の場合にはデータがバス・アウト線にのせられ
た時に、サービス・アウト信号ＳＶＯがチヤネルＣＨか
ら入出力制闘装置１０Ｃに送出される。サービス・アウ
ト信号ＳＶＯが落されると、信号ＳＶＩＭも落ち、これ
によつてデータ・イン信号ＤＴＩが記憶され、信号ＤＴ
ＩＭが［１」となる。そして、サービス・アウト信号送
出時と同一条件が成立した時、データ・アウト信号ＤＴ
ＯがチヤネルＣＨから入出力制仰装置１０Ｃに向けて送
出される。サービス・アウトＳＶＯおよびデータ・アウ
トＤＴＯの時間の長さは、常１こ所定値以上であること
が保証される。以上の説明から明らかなように、本発明
によれば、オフセツト・インターロツク・モードを採用
する入出力インタフエースにおいてサービス・アウト信
号およびデータ・アウト信号の時間長を常に所定値以上
とすることが出来るので、入出力制闘装置がサービス・
アウト又はデータ・アウトを見過すという事態が生じな
い。
送られて来ると、チヤネルＣＨはデータ・イン信号ＤＴ
Ｉが記憶されていないことを条件にサービス・イン信号
ＳＶＩを記１意し、信号ＳＶＩＭを「１」とする。入力
の場合にはデータのバッファへの書込みが許可されたと
き、出力の場合にはデータがバス・アウト線にのせられ
た時に、サービス・アウト信号ＳＶＯがチヤネルＣＨか
ら入出力制闘装置１０Ｃに送出される。サービス・アウ
ト信号ＳＶＯが落されると、信号ＳＶＩＭも落ち、これ
によつてデータ・イン信号ＤＴＩが記憶され、信号ＤＴ
ＩＭが［１」となる。そして、サービス・アウト信号送
出時と同一条件が成立した時、データ・アウト信号ＤＴ
ＯがチヤネルＣＨから入出力制仰装置１０Ｃに向けて送
出される。サービス・アウトＳＶＯおよびデータ・アウ
トＤＴＯの時間の長さは、常１こ所定値以上であること
が保証される。以上の説明から明らかなように、本発明
によれば、オフセツト・インターロツク・モードを採用
する入出力インタフエースにおいてサービス・アウト信
号およびデータ・アウト信号の時間長を常に所定値以上
とすることが出来るので、入出力制闘装置がサービス・
アウト又はデータ・アウトを見過すという事態が生じな
い。
第１図は従来の入出力インタフエースにおけるデータ転
送シーケンスを示す図、第２図はオフセツト・インター
ロツク・モードを採用した入出力インタフエースにおけ
るデータ転送シーケンスを説明する図、第３図は本発明
の１実施例のプロツク図、第４図は本発明によるデータ
転送シーケンスを説明する図である。 １ないし１２・・・・・・ゲート、１３・・・・・・レ
シーバ、１４・・・・・・ドライバ、１５と１６・・・
・・・デイレーライ ン、 １７と１８・・・・・・フリツプ・フロツプ。
送シーケンスを示す図、第２図はオフセツト・インター
ロツク・モードを採用した入出力インタフエースにおけ
るデータ転送シーケンスを説明する図、第３図は本発明
の１実施例のプロツク図、第４図は本発明によるデータ
転送シーケンスを説明する図である。 １ないし１２・・・・・・ゲート、１３・・・・・・レ
シーバ、１４・・・・・・ドライバ、１５と１６・・・
・・・デイレーライ ン、 １７と１８・・・・・・フリツプ・フロツプ。
Claims (1)
- １ チャネルと入出力制御装置間でデータ転送を行う際
、上記入出力制御装置が所定時間長のサービス・イン信
号に引続いて所定時間長のデータ・イン信号を上記チャ
ネルに送出し、上記ネヤネルがサービス・イン信号に対
してサービス・アウト信号を、データ・インに対しては
データ・アウト信号を上記入出力制御装置に送出するよ
う取決められているインタフェース制御方式において、
サービス・イン信号を記憶するサービス・イン記憶手段
と、データ・インを記憶するデータ・イン記憶手段と、
所定条件が成立した時にサービス・アウト信号の送出を
開始して上記サービス・イン記憶手段の内容がクリアさ
れた時にサービス・アウトの送出を停止するサービス・
アウト送出制御手段と、所定条件が成立した時にデータ
・アウト信号の送出を開始して上記データ・イン記憶手
段の内容がクリアされた時にデータ・アウトの送出を停
止するデータ・アウト送出制御手段とが上記チャネルに
設けられ、且つ上記サービス・イン記憶手段がサービス
・アウト信号を送出してから所定時間以上経過したこと
及びサービス・イン信号が不存在であることを条件とし
て記憶内容がクリアされるように構成され、上記データ
・イン記憶手段がデータ・アウト信号を送出してから所
定時間以上経過したこと及びデータ・イン信号が不存在
であることを条件として記憶内容がクリアされるように
構成されていることを特徴とするインタフェース制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1441680A JPS592053B2 (ja) | 1980-02-08 | 1980-02-08 | インタフェ−ス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1441680A JPS592053B2 (ja) | 1980-02-08 | 1980-02-08 | インタフェ−ス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56111930A JPS56111930A (en) | 1981-09-04 |
| JPS592053B2 true JPS592053B2 (ja) | 1984-01-17 |
Family
ID=11860414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1441680A Expired JPS592053B2 (ja) | 1980-02-08 | 1980-02-08 | インタフェ−ス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592053B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0516848Y2 (ja) * | 1987-08-31 | 1993-05-06 |
-
1980
- 1980-02-08 JP JP1441680A patent/JPS592053B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0516848Y2 (ja) * | 1987-08-31 | 1993-05-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56111930A (en) | 1981-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3988716A (en) | Computer interface system | |
| US4245307A (en) | Controller for data processing system | |
| EP0476990B1 (en) | Dynamic bus arbitration | |
| US4189766A (en) | Racing circuit for controlling access of processor units to a common device | |
| US5373204A (en) | Self-timed clocking transfer control circuit | |
| HU176660B (en) | Apparatus for transmitting signals from a processor unit of a computer system on a bus system to one or more processnr units | |
| US5008880A (en) | Data transmission apparatus | |
| JPS592053B2 (ja) | インタフェ−ス制御方式 | |
| JPS6423340A (en) | Ring-shaped network device | |
| EP0268664B1 (en) | A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention | |
| US4375078A (en) | Data transfer control circuit | |
| JP2570847B2 (ja) | データ転送方式 | |
| JPH0129108B2 (ja) | ||
| JPS5928745A (ja) | 情報転送方式 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPS5794824A (en) | Data processing system having bus converter | |
| JPH01147765A (ja) | データ転送制御装置 | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPH0142538B2 (ja) | ||
| JPS6252656A (ja) | デ−タ転送方式 | |
| JPH0234518B2 (ja) | ||
| JPH0760416B2 (ja) | データ処理装置 | |
| JPH023345B2 (ja) | ||
| JPS63181070A (ja) | バス切替方式 | |
| JPH035099B2 (ja) |