JPS59204304A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発、明は特に集積回路、化に好適するカレントミラ
ー回路の改良に関する。

〔発明の技術的背景とその問題点〕

従来、音ｑ＃枦器を含む電子ｔ２器一般に広く用いられ
る集積回路用のカレントミラー回路として第１図に示す
ように借成、されたものが知られている。

すなわち、これは図示下ａｌｌのカレントミラ一対トラ
ンジスタＱ１＋Ｑ＊の共通ペース１に流が１を流源■１
に引き込まれ、アーり効呆によって出力端■。ｔｌＴか
ら取り出される′目り流が低下するのを防止するために
、図示上Ｇ１１ｌのカレントミラ一対トランジスタＱｓ
＋Ｑ４を設ける如くしたものである。

つまシ、図示上側のカレントミラ一対トランジスタＱｓ
ｅＱａの共通ベース＠、泥がトランジスタＱ、に引き込
まれることによって、図示下側のカレントミラ一対トラ
ンジスタＱｌ　　、Ｑ２の各コレクタ電流のバランスが
とられるようになるものでめる。

しかしながら、図示破線で示すように多段化するために
トランジスタＱ２　　、Ｑ４　と並列にトランジスタＱ
５　　、Ｑ６・・・を追加して行くと、図示下側のカレ
ントミラ一対トランジスタＱ１＋Ｑ２の共通ペース電流
が電流源■１にそれだけ多く引き込まれようになってし
まうので、トランジスタＱｌ　　＋Ｑ３のコレクタ電流
が低下し、結果的に出力端■。Ｕ、がらの出力電流が低
下してしまうという問題を有していた。

〔発明の目的〕

そこで、この発明は以上のような点に鑑みてなされたも
ので、多段化しても出力電流が低下しないように改良し
た極めて良好なるカレントミラー回路を提供することを
目的としている。

〔発明の砥要〕

すなわち、この発明によるカレントミラー回路は互いの
ペースが共通に接続されると共に互いのエミッタが電源
に接続された第１および第２のトランジスタと、前記第
１のトランジスタのコレクタと基準電位点間に直列に接
続された第１およ、び第２のダイオードならびに′電流
源と、前記第２のダイオードと電流源との接続中点にペ
ースが接続されると共にコレクタが前記基準電位点に接
続された第３のトランジスタと、この第３のトランジス
タのコレクタにペースが接続されると共にエミッタが前
記第２のトランジスタのコレクタに接続され且つコレク
タが出力端に接続された第４のトランジスタとを具備し
、前記第３のトランジスタのペースと前記第１および第
２のトランジスタの共通ペース間に第３のダイオード全
接続するかまたは第２のトランジスタをダイオード接続
してなることを特徴としている。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例につき詳細に説
明する。

すなわち、第２図に示すように互いのペースが共プ【、
１に４４成されたトランジスタＱｌｌ　　ｒ　Ｑ１２は
、それらの各エミッタが電ｔ？、Ｖｃｃに共通に接続さ
れている。上記トランジスタＱ１ｔのコレクタは図示極
性のダイオードｏｔｔ　＋　Ｄ１２および定電流類Ｉｌ
ｌを介して接地Ｅに接続されている。

また、上記ダイオードＤ１２と電流源１１１との接続中
点にペースが接続されたトランジスタＱ＋ａは、そのコ
レクタが接地ＥＫ接続され、且つそのエミッタが図示極
性のダイオードＩ）ｔａを介して上記トランジスタＱ１
１１１２の共通ペースに接続されている。

そして、上記トランジスタＱｌｓのコレクタにペースが
接続されたトランジスタＱ１４ｉｉ、そのエミッタが上
記トランジスタＱ１２のコレクタに接続され、且つその
コレクタが出力１ｆＭＩｏｔ＋ｔｌＣ接続されている。

ところで、以上のように構成されたカレントミラー回路
は出力端が一段の基本的なものであるが、これを多段化
するには図示破線で示す如くトランジスタＱｘ２　＋　
Ｑ１４に対して必要な数だけトランジスタＱ１ｓ　　＋
　Ｑｔｓ・・・を並列的に接続してやればよい。

而して、以上のように構成されるカレントミラー回路イ
トランジスタＱ１３によシミ流増幅率βの補正をなし且
つトランジスタＱ１２によυアーリ効果の補正全行なう
ようにしたもので、その動作は次の通シである。

すなわち、先ず定電流源Ｉｌｌに電流が流れるとトラン
ジスタＱ１３が動作することにより、トランジスタＱ１
１　＋　Ｑ１２およびＱ１４の各ペースに電流が流れる
ようになりて、カレントミラー回路全体が動作状態とな
る。

この場合、トランジスタＱｓｓ　　＋　Ｑｓｚの共通ペ
ース電流はダイオード０１３を通った後、トランジスタ
Ｑ１３によって（１／β）の電流として該トランジスタ
ＱＩ３のペースから定電流源Ｉｌｌ　　に引き込まれる
ことになる。

また、トランジスタＱ１４　もトランジスタＱ１２と同
様にトランジスタＱ１３によって上述した如きβ補正を
受けるようになる。この場合、トランジスタＱ１４のペ
ース電位はトランジスタＱ１２のペース−エミッタ間電
圧とダイオードＤ１３による順方向電圧で固定されてお
り、トランジスタＱ＋２　　＊　Ｑ１０の各コレクタ電
流は等しくなっている。

つまり、このことからトランジスタＱ１ｚのコレクタ電
位は、ダイオードＩ）ｔｓの１１方向電圧とトランジス
タＱ＋４のペース−エミッタ間電圧で決定される略固定
的な値となっているものである。

これによって、何らかの原因で出力端Ｉ。ＵＴの電位が
変化しても、トランジスタＱ２のコレクタ′屯流が一定
化されているために、出力端工。ＴＩＴからの出力電流
も一定になる如くしたアーリー効果の補正がなされるこ
とになる。

すなわち、以上のようなカレントミラー回路は、トラン
ジスタＱｚ３によるβ補正とトランジスタＱ１２による
アーリー効果の補正とが組み合わされているために、多
段化されたとしても出力′ｔ１．流が減少しないと共に
、電源ｖｃｃ電圧の変化があったとしても出力電流の変
化が可及的に少なく保たれるものである。

第３図は従来との対比において多段化（１０段）した場
合、の入力電流対出力電流特性を示すもので、この発明
によるＡ曲線の方が従来の８曲線に比して出力電流の減
少が少ないことが一目瞭然である。但し、この場合の電
源ｖｃｃ電圧は６Ｖとしている。

７第４図は従来との対比において多段化（１０段）した
場合の電源電圧対出力電流特性を示すもので、この発明
によるＣ曲線の方が従来の０曲線に比して出力電流の変
化が少ないことが一目瞭然である。但し、この場合の定
電流源Ｉｌｌの電流値は１００μＡとしている。

第５図は他の実施例を示すもので、この場合第２図のダ
イオードＤＩ１１を省略する代りにトランジスタＱ１２
をダイオード接続してトランジスタＱｌｌ　とカレント
ミラ一対となるように構成した以外は第２図の場合と全
く同様である。

なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。

〔発明の効果〕

従って、この発明によれば多段化しても出力′電流が低
下しないように改良した極めて良好なるカレントミラー
回路を提供することが可能となる。

【図面の簡単な説明】

第１図は従来のカレントミラー回路を示す構成図、第２
図はこの発明に係るカレントミラー回路を示す構成図、
第３図、第４図は従来との対比において示す第２図の判
性曲線図、第５図はこの発明の他の実施例を示す構成図
である。 Ｑｌ＋ゝＱ、１４°゛トランジスタ＼Ｉ）ｔｉ〜ｌ１ｔ
ｓ・・・ダイオード、■１１・・・定電流源、ｖｃｃ・
・・電源、Ｅ・・・接地、■。Ｕ、・・・出力端、Ｑ１
５　＋　Ｑ１６・・・トランジスタ。 出願人代理人　　弁理士　鈴　江　武　診第１図 ■ 第２図 第３図 入力曜賓、　　　（ＨＡ） 第４図 ヰ厖壽圧−［ｖ） ル５図

Claims (1)

1. 【特許請求の範囲】 互いのペースが共通に接続されると共に互いのエミッタ
   が電源に接続された第１および第２のトランジスタと、
   前記第１のトランジスタのコレクタと基準電位点間に直
   列に接続された第１および第２のダイオードならびに電
   流源と、。 前記第２のダイオードと電流源との接続中点にペースが
   接続されると共にコレクタが前記基準電位点に接続され
   た第３のトランジスタと、この第３のトランジスタのコ
   レクタにペースが接続されると共にエミッタが前記第２
   のトランジスタのコレクタに接続され且つコレクタが出
   力端に接続された第４のトランジスタとを具備し、前記
   第３のトランジスタのペースと前記第１および第２のト
   ランジスタの共通ペース間に第３のダイオードを接続す
   るかまたは第２のトランジスタをダイオード接続してな
   ることを特徴とするカレントミラー回路。