JPS59202652A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS59202652A JPS59202652A JP7695183A JP7695183A JPS59202652A JP S59202652 A JPS59202652 A JP S59202652A JP 7695183 A JP7695183 A JP 7695183A JP 7695183 A JP7695183 A JP 7695183A JP S59202652 A JPS59202652 A JP S59202652A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- semiconductor devices
- lead
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、リードフレーム一枚につき複数個の樹脂封
止半導体装置を形成し、特性検査後印字する半導体装置
の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a method of manufacturing a semiconductor device in which a plurality of resin-sealed semiconductor devices are formed per lead frame and printed after characteristic testing.
従来のこの種の半導体装置の製造方法は、一枚のリード
フレームに複数個の半導体素子をダイボンドし、ワイヤ
ボンド後、各半導体素子部を樹脂注型封止する各工程に
より複数個の樹脂封止半導体装置を形成し、リードフレ
ームから各半導体装置を切離し個々にしていた。これら
個々の半導体装置をそれぞれ電気特性の検査を行ない、
その品名、特性等の表示を個々に印字する方法がとられ
ていた。The conventional manufacturing method for this type of semiconductor device is to die-bond a plurality of semiconductor elements to a single lead frame, and after wire bonding, each semiconductor element part is molded and sealed with resin. A single semiconductor device was formed, and each semiconductor device was separated from the lead frame into individual semiconductor devices. We test the electrical characteristics of each of these individual semiconductor devices,
The method used was to print the product name, characteristics, etc. on each product individually.
符に、トランジスタなど、電気特性検査後、その検査結
果により異なる表示の印字を必要とする半導体装置につ
いては、上記従来の方法がとられてきた。In particular, the above-mentioned conventional method has been used for semiconductor devices such as transistors that require different markings to be printed depending on the test results after testing electrical characteristics.
この従来の半導体装置の製造方法は、長い間利用されて
きて、改良も加えられ自動化が進められており、すぐれ
た方法として実績をもっている。This conventional semiconductor device manufacturing method has been used for a long time, has been improved and automated, and has a proven track record as an excellent method.
しかし、上記従来の方法では、個々の半導体装置はそれ
ぞれ特性が異なるものとの考えから、１個宛ばらばらの
状態で電気特性の検査をし、その特性の印字をしており
、次のような欠点があった０まず、非常に小さい半導体
装置を多数個別々の状態で取扱い処理するため、人為的
１機械的な取扱いの誤りによる検査の誤り、あるいは印
字の誤りがある程度避けられなかった。However, in the conventional method described above, based on the idea that each semiconductor device has different characteristics, the electrical characteristics of each semiconductor device are inspected separately and the characteristics are printed. Disadvantages First, since a large number of very small semiconductor devices are handled and processed individually, inspection errors or printing errors due to human or mechanical handling errors are inevitable to some extent.
また、各半導体装置は個々のばらばらでの取扱いである
ため、電気特性検査、印字等で部品整列供給機にかける
ことが多いが、これにより半導体装置の汚損が避けられ
ないことである。特に、リードの汚損は半導体装置を実
装する際のはんだ付けに、致命的な悪影響を及ぼす。Furthermore, since each semiconductor device is handled individually, it is often put through a component alignment and feeding machine for electrical property testing, printing, etc., which inevitably causes the semiconductor device to become contaminated. In particular, lead contamination has a fatal adverse effect on soldering when semiconductor devices are mounted.
さらに、半導体装置を各個ばらばらで取扱うのに、電気
特性検査から印字まで、各半導体装置の横移動が必要と
なり、工程仕掛り品が多数量となり、結果として半導体
装置の製造原価が高価になっていた。Furthermore, handling each semiconductor device separately requires horizontal movement of each semiconductor device from electrical property inspection to printing, resulting in a large number of work-in-progress products and, as a result, increasing the manufacturing cost of semiconductor devices. Ta.
この発明は、上記従来の製造方法の欠点を解消するため
になされたもので、リードフレーム上に樹脂封止成形さ
れた複数個の半導体装置を、それぞれ一部のリード部の
先端を切断し残りのリード部によりリードフレームにつ
ながった状態で、各半導体装置の電気特性検査をし、検
査結果を記憶装置に入れ、演算機により演算し、表示す
る特性を決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して後、リ
ードフレームから切離すようにし、複数個の半導体装置
がフレーム単位として、電気特性検査、不良品除去及び
表示印字が一連に行なえ、検査誤りや印字誤りをなくし
、リードの汚損がなく、仕掛り品数を少なくし、生産性
を向上した、半導体装置の製造方法を提供することを目
的としている。This invention was made to eliminate the drawbacks of the conventional manufacturing method described above, and involves cutting off the tips of some of the lead parts of a plurality of semiconductor devices molded with resin on a lead frame. The electrical characteristics of each semiconductor device are inspected while connected to the lead frame by the lead part, the inspection results are stored in a storage device, the results are calculated by a computer, the characteristics to be displayed are determined, and products with out-of-characteristics are removed from the lead frame. After removing the lead frame and printing characteristic indications on each other semiconductor device, it is separated from the lead frame, and multiple semiconductor devices can be subjected to electrical characteristic inspection, defective product removal, and indication printing in a series as a frame unit. It is an object of the present invention to provide a method for manufacturing a semiconductor device that eliminates inspection errors and printing errors, prevents lead contamination, reduces the number of products in progress, and improves productivity.
以下、この発明の一実施例による半導体装置の製造方法
を、トランジスタへ適用した場合について、図により説
明する。第１図はトランジスタの製造方法を工程順に示
す説明図である。第１図（ａ）のように、リードフレー
ム（１）の各ダイパッド（図示は略す）に半導体素子（
４）をダイボンドし、各リード部（３）とワイヤボンド
する。これら各半導体素子（４）部を樹脂注型による樹
脂封止体（５）の成形により封止する。（２）、 （３
）はリードフレーム（１）と一体に打抜き形成されてあ
り半導体素子（４）に接続された各リード部である。こ
うして、リードフレーム（１）上〃複数個の半導体装置
（６）が形成される。Hereinafter, a case where a method for manufacturing a semiconductor device according to an embodiment of the present invention is applied to a transistor will be explained with reference to the drawings. FIG. 1 is an explanatory diagram showing a method for manufacturing a transistor in order of steps. As shown in FIG. 1(a), each die pad (not shown) of the lead frame (1) has a semiconductor element (
4) is die-bonded and wire-bonded to each lead part (3). Each of these semiconductor elements (4) is sealed by molding a resin sealing body (5) by resin casting. (2), (3
) are lead portions which are integrally punched and formed with the lead frame (1) and connected to the semiconductor element (4). In this way, a plurality of semiconductor devices (6) are formed on the lead frame (1).
つづいて、第１図（ｂ）に示すように、リード部（２）
はその捷まにし、他のリード部（３）の先端をリードフ
レーム（１）から切断し、リード（３ａ）となる。Next, as shown in FIG. 1(b), the lead part (2)
is twisted, and the tip of the other lead part (3) is cut from the lead frame (1) to form a lead (3a).
次に、第１図（Ｃ）のように、検査器（図示しない）の
各接触端子（７）を各リード（３ａ）及び共通のリード
フレーム（１）に当て、半導体装置（６）の電気特性検
査をする。こうして、全部の半導体装置（６）について
特性検査を行なう。Next, as shown in FIG. 1(C), each contact terminal (7) of the tester (not shown) is applied to each lead (3a) and the common lead frame (1), and the electrical Perform characteristic inspection. In this way, the characteristics of all semiconductor devices (6) are tested.
その検査結果に基づき、第１図（ｄ）に示すように、特
性不良の半導体装置（６）は除去し、他は特性表示を印
字する。（８）は除去部を示し、（９）は表示印である
。ここで、同一リードフレーム（１）に形成された各半
導体装置（６）は、同一特性表示がされるように工夫さ
れている（詳細は後述）０
次に、各リード部（２）の先端をリードフレーム（１）
から切断すると、第１図（、）のように各分離された樹
脂封止半導体装置（トランジスタ）（６）が完成する。Based on the inspection results, as shown in FIG. 1(d), semiconductor devices (6) with defective characteristics are removed, and characteristic indications are printed on the others. (8) indicates a removed portion, and (9) indicates a display mark. Here, each semiconductor device (6) formed on the same lead frame (1) is devised so that the same characteristics are displayed (details will be described later)0 Next, the tip of each lead part (2) Lead frame (1)
When cut from the substrate, each separated resin-sealed semiconductor device (transistor) (6) is completed as shown in FIG.
（２ａ）はリードである。(2a) is a lead.
上記のように、この発明の製造方法では、一枚のリード
フレーム（１）に形成された半導体装置（６）群は、同
一特性として分離することなく、あたかも単一の半導体
装置のように取扱い、印字工程まで処理することを要点
とするものである。As described above, in the manufacturing method of the present invention, the group of semiconductor devices (6) formed on one lead frame (1) is handled as if it were a single semiconductor device without being separated as having the same characteristics. , the main point is to process up to the printing process.
この発明の方法により、一枚のリードフレーム〔１）に
形成された半導体装＃（６）群を分離することなく、同
一特性として処理できることを、次に説明する。Next, it will be explained that the method of the present invention allows semiconductor devices #(6) group formed on one lead frame [1] to be treated as having the same characteristics without being separated.
第２図（ａ） ｈ半導体ウェーハの平面図である。半導
体ウェーハαＯには、半導体素子が数千〜致方個形成さ
れである。半導体ウェーハαＯのＡ部の拡大図を第２図
（ｂ）に示す。（４）は多数個形成された半導体素子で
あり、ダイカットされて個々に分離され、それぞれリー
ドフレーム（１）に装着されることになる０
このウェーハαＯにおける半導体素子（４）の特性分布
を、第３図（ａ）に棒グラフで示す。ここで、横軸は特
性、縦軸は度数である。このように、ウェーハαＯ全体
では特性分布は、比較的大きな広がりを示す場合が多い
。この分布を適当な位置で級別けし、同一電気特性の級
が決定される。図中、Ｅ。FIG. 2(a) is a plan view of a semiconductor wafer. Thousands to thousands of semiconductor elements are formed on the semiconductor wafer αO. An enlarged view of part A of the semiconductor wafer αO is shown in FIG. 2(b). (4) is a semiconductor element formed in large numbers, which will be die-cut and separated into individual parts, and each will be mounted on a lead frame (1).0 The characteristic distribution of the semiconductor element (4) on this wafer αO is as follows: This is shown in a bar graph in FIG. 3(a). Here, the horizontal axis is the characteristic, and the vertical axis is the frequency. In this way, the characteristic distribution of the entire wafer αO often exhibits a relatively large spread. This distribution is classified at appropriate positions to determine classes with the same electrical characteristics. In the figure, E.
？、Ｇは特性の級を表示するカテゴリである。このとき
、缶縁のカテゴリの境界には、若干の重複部分Ｈが設け
られるのが通例である。このように、ウェーハαＯ全体
では、同一電気特性にすることはできないものである。? , G is a category that indicates the class of the characteristic. At this time, it is usual that a slight overlapping portion H is provided at the boundary of the can rim category. In this way, the entire wafer αO cannot have the same electrical characteristics.
ここで、発明者らは、このような大きな広がりの特性分
布をもつウェー７１でも、そのうちの小さい範囲内に限
定すれば、はぼ同一特性であることに着目したのである
。例えば、第２図（ｂ）に示す太線点線で囲まれた部分
の電気特性分布は、第３図（ｂ）に示すように、非常に
狭い特性分布を示すものである。半導体装置の組立工程
は、高度に自動化されており、ウエーノ１αυ内の半導
体素子（４）はリードフレーム（１）に取付けられるの
に、ウエーノ５ＱＯ９内に列んでいた状態の順序で順次
取付けられるので、一枚のリードフレーム（１）に取付
けられる数十個の半導体素子（４）は、同一ウェーハ（
Ｈｊ内の非常に狭い範囲にあったものとなる。これによ
り、はぼ同一電気特性をもつ半導体装置群が、一枚のリ
ードフレーム（１）に形成できることが明らかになった
。Here, the inventors have focused on the fact that even the wafer 71 having such a wide characteristic distribution has almost the same characteristics if it is limited to a small range. For example, the electrical characteristic distribution in the area surrounded by the thick dotted line shown in FIG. 2(b) shows a very narrow characteristic distribution as shown in FIG. 3(b). The assembly process of semiconductor devices is highly automated, and although the semiconductor elements (4) in Ueno 1αυ are attached to the lead frame (1), they are attached sequentially in the order in which they were lined up in Ueno 5QO9. , dozens of semiconductor elements (4) attached to one lead frame (1) are mounted on the same wafer (
It falls within a very narrow range within Hj. As a result, it has become clear that a group of semiconductor devices having almost the same electrical characteristics can be formed on a single lead frame (1).
このように、はぼ同一の電気特性をもつ複数個からなる
半導体装置の群が形成された一枚のリードフレーム（１
）につき、同一電気特性を有するものとして処理する際
の、情報処理システムについて説明する。In this way, a single lead frame (1
), an information processing system will be described when processing the two as having the same electrical characteristics.
この情報処理システムを第４図に基本構成図で示し、電
気特性検査機（イ）、特性外れ品除去機α３゜特性表示
印字機０４）、電子計算機を用いた制御及び演Ｋｌ！Ｑ
！９と記憶装置００から構成されている。リードフレー
ム〔１）上の各半導体装置（６）を電気特性検査機０９
により特性検査をし、検査結果は制御機αＱを通じて記
憶装置αＯに記憶される。このようにして、リードフレ
ーム（１）一枚分の電気特性検査が完了し、複数個の半
導体装置（６）の群の特性結果が記憶されると、次に、
このリードフレーム（１）一枚分の記憶情報が演算機α
９により決定される。つづいて、この演算結果に基づき
、このリードフレーム（１）の分の表示すべき特性が決
定され、特性表示内容が特性表示印字機α→に伝達され
る。同時に、決定された表示特性に合致しない半導体装
置（６）の順番が特性外れ品除去機α３に伝達される。This information processing system is shown in a basic configuration diagram in FIG. 4, and includes an electrical property inspection machine (a), a product removal machine with out-of-characteristics α3°, a property display printing machine 04), and control and performance using an electronic computer. Q
! 9 and a storage device 00. Each semiconductor device (6) on the lead frame [1] is tested by electrical property inspection machine 09.
The characteristics are tested by the controller αQ, and the test results are stored in the storage device αO through the controller αQ. In this way, when the electrical property test for one lead frame (1) is completed and the property results for the group of multiple semiconductor devices (6) are stored, next:
The memory information for one lead frame (1) is stored in the computer α.
9. Subsequently, based on this calculation result, the characteristics to be displayed for this lead frame (1) are determined, and the contents of the characteristic display are transmitted to the characteristic display printing machine α→. At the same time, the order of the semiconductor devices (6) that do not match the determined display characteristics is transmitted to the characteristics-deviating product removal machine α3.
この伝達内容に従い、特性外れ品除去機α９は除去すべ
き順番の半導体装＃（６）をリードフレーム（１）から
除去し、特性表示印字機０滲はリードフレーム（１）に
残っている各半導体装置（６）に、表示内容の印字を施
す。According to this communication, the characteristic-deviating product removal machine α9 removes the semiconductor device #(6) in the order to be removed from the lead frame (1), and the characteristic display printing machine 0 removes each semiconductor device #(6) remaining on the lead frame (1). Display contents are printed on the semiconductor device (6).
上記情報処理システムにより、一枚のリードフレーム（
１）に形成されである半導体装置（６）群が、同一特性
を有する群として処理されていくようにしている。Using the above information processing system, a single lead frame (
The semiconductor device (6) group formed in step 1) is processed as a group having the same characteristics.
次に、電気特性検査結果の演算及び表示内容決定の方法
について説明する。この場合、半導体装置（６）群が第
３図（、）に示したカテゴＩＪＦ、、Ｆ、Ｇのいづれか
に十分入っていれば、そのカテゴリ表示内容をもって、
その半導体装置（６）群の表示内容となるので問題はな
い。問題となる、双方のカテゴリの重複部分にある場合
を、一枚のリードフレーム（１）に形成された半導体装
置（６）群の特性分布が、カテゴＩＪＥ、Ｆの境界にあ
る場合につき例にとって説明する。Next, a method for calculating electrical property test results and determining display contents will be explained. In this case, if the semiconductor device (6) group is sufficiently included in any of the categories IJF, , F, or G shown in FIG.
There is no problem since this is the display content of the semiconductor device (6) group. As an example of the problem where the two categories overlap, let us consider the case where the characteristic distribution of a group of semiconductor devices (6) formed on one lead frame (1) is on the boundary between categories IJE and F. explain.
一枚のリードフレーム（１）にｎ個の半導体装置（６）
からなる群があるとし、その電気特性をｘｌ（ｉ＝１゜
２．３−−−ｎ）とし、第５図に示す電気特性のカテゴ
リ図に基いて説明する。第１カテゴリをＥ、第２カテゴ
リをＦとすると、それぞれのカテゴリを決定するＸの範
囲は、次のようになっている。n semiconductor devices (6) on one lead frame (1)
Assuming that there is a group consisting of the following, its electrical characteristics will be xl (i=1°2.3---n), and will be explained based on the category diagram of electrical characteristics shown in FIG. Assuming that the first category is E and the second category is F, the range of X that determines each category is as follows.
すなわち、特性をＸで代表すると、カテゴリＥは、ａ、
≦Ｘ≦ｂ１．カテゴリＦｉ”ｉａ２≦Ｘ≦ｂ２である。That is, if the characteristic is represented by X, category E is a,
≦X≦b1. Category Fi''ia2≦X≦b2.
一枚のリードフレーム（１）の半導体装Ｉｆ （６）群
の特性表示であるカテゴリを決定する第１の方法は、特
性分布の平均値による方法である。すなわち、ｘｌの平
均値をマとすると
ｘ ＝ １／ｎ （ｘ、＋ｘ２＋ｘ３＋−−− 十ｘ
）がカテゴリＢ２に近いか、Ｆに近いかで決定する方法
である。厳密に述べるなら
Ｘ≦（ａ ２ ＋ｂ ｒ ） ／ ２ の場合、カテ
ゴリＥｘ ） （ａｚ ＋ｂ１） ／ ２ の場合、
カテゴリＦと、一枚のリードフレーム（１）の分のカテ
ゴリを決定する方法である。こうして、一枚のリードフ
レーム（１）の分のカテゴリを決定した後は、そのカテ
ゴリに入らない半導体装置（６）は不良として除去する
。例えば、カテゴリＥと決定した場合、Ｘ□〉ｂｌ（ｉ
＝１．２．−−− ｎ ）は不良とするのである。The first method of determining the category representing the characteristics of the semiconductor device If (6) group of one lead frame (1) is a method based on the average value of the characteristic distribution. In other words, if the average value of xl is Ma, then x = 1/n (x, +x2+x3+---
) is closer to category B2 or F. Strictly speaking, if X≦(a 2 + b r ) / 2, then if the category Ex) (az + b1) / 2,
This is a method of determining category F and categories for one lead frame (1). After determining the category for one lead frame (1) in this way, semiconductor devices (6) that do not fall into that category are removed as defective. For example, if category E is determined, X□〉bl(i
=1.2. ---n) is considered defective.
一枚のリードフレーム（１）の半導体装置（６）群の特
性表示であるカテゴリを決定する第２の方法は、計数比
較による方法である。すなわち、ｎ個の半導体装＃（６
）群か
ａ１〜ａ２ に入るもの ｎ１個
ａ２〜ｂ１ に入るもの ｎ２個
ｂ１〜ｂ２ に入るもの ｎ３個
となる場合、
ｎ１≧ｎ３のとき、ｎ１＋ｎ２をＥとし、ｎ３を不良ｎ
１〈ｎ３のとき、ｎｌを不良とし、ｎ２ ＋ ｎ３をＦ
とする方法である。A second method for determining a category representing the characteristics of a group of semiconductor devices (6) of one lead frame (1) is a method based on numerical comparison. In other words, n semiconductor devices #(6
) There are n1 items that fall into groups a1 and a2. n2 items that fall into b1 and b2.
1〈n3, nl is considered defective, n2 + n3 is F
This is the method to do so.
以上に述べた第１の方法、第２の方法のいずれを採用し
ても、一枚のリードフレーム（１）の半導体装置（６）
群のうち、同一カテゴリに入らず不良として除去される
半導体装置（６）があることは避けられない。しかし、
すでに解明したように、一枚のリードフレーム（１）に
形成された半導体装置は数十個にすぎず、一枚のウェー
ハαυ内の極めて狭い範囲にあった半導体素子（４）か
らなるので、実際にはこの不良品の数は、工業的には無
視できる程度にしか発生しないものである。このことは
、発明者等によって確認している。Regardless of whether the first method or the second method described above is adopted, the semiconductor device (6) of one lead frame (1)
It is inevitable that there will be semiconductor devices (6) among the group that do not fall into the same category and will be removed as defective. but,
As already clarified, the number of semiconductor devices formed on one lead frame (1) is only a few dozen, and the semiconductor elements (4) are located in an extremely narrow area within one wafer αυ. In reality, the number of defective products is negligible in industrial terms. This has been confirmed by the inventors.
なお、上記実施例では半導体装置として、トランジスタ
の場合について説明しだが、電気特性検査結果により異
なるカテゴリ分類が必要な、他の種の半導体装置にも適
用できるものである。In the above embodiment, a transistor is used as the semiconductor device, but the present invention can also be applied to other types of semiconductor devices that require different categories depending on the results of electrical characteristic tests.
以上のように、この発明によれば、リードフレームに形
成された複数個の樹脂封止半導体装置を、−Ｓのリード
部の先端を切断し、リードフレームに連った状態で、各
半導体装置の電気特性検査をして記憶させ、演算機によ
り表示する特性を決定し、特性外れ品をリードフレーム
から除去し、他の各半導体装置に特性表示の印字を施し
て後、各半導体装置をリードフレームから切離すように
したので、複数個の半導体装置がフレーム単位で一連の
処理ができ、検査誤りや印字誤りがなくなり、リードの
汚損がなく、仕掛り品数が少なくなり、生産性が向上さ
れるなどの効果がある。As described above, according to the present invention, a plurality of resin-sealed semiconductor devices formed on a lead frame are cut at the tips of the -S lead portions, and each semiconductor device is connected to the lead frame. After inspecting and memorizing the electrical characteristics of the semiconductor device, determining the characteristics to be displayed using a computer, removing products with out-of-characteristics from the lead frame, and printing the characteristic display on each other semiconductor device, lead each semiconductor device. Since it is separated from the frame, multiple semiconductor devices can be processed in a series on a frame-by-frame basis, eliminating inspection errors and printing errors, eliminating contamination of leads, reducing the number of products in progress, and improving productivity. It has the effect of
第１図はこの発明の一実施例による半導体装置の製造方
法を示すリードフレームに形成した半導体装置を切離し
完成するまでの各工程を順に表わす説明図、第２図（ａ
）は第１図のリードフレームに装着する半導体素子を形
成した半導体ウェーハの概略平面図、第２図（ｂ）は第
２図（ａ）のＡ部の拡大図、第３図（ａ）は第２図（ａ
）のウェーハの各素子の電気特性分布図、第３図（ｂ）
は第２図（ｂ）の点線枠内の各素子の電気特性分布図、
第４図は第１図（Ｑ）の半導体装置群の電気特性検査の
検査結果から表示特性を決定し特性外れ品を除去し他の
半導体装置に特性表示の印字処理をするための情報処理
システムの構成図、第５図は第３図（ａ）の分布図の特
性の第１カテゴリＥと第２カテゴリＦとの重なりを示す
説明図である。
図において、ｌ・・・リードフレーム、２，３°゛°リ
一ド部、４・・・半導体素子、５・・・樹脂封止体、６
・、。
半導体装置、９・・・表示印、１２・・・電気特性検査
磯、１３・・・特性外れ品除去機、１４・・・特性表示
印字機、１５・・・制御及び演算機、１６・・・記憶装
置なお、図中同一符号は同−又は相当部分を示す。
代理人 大岩増雄
第２図
第１図
（０−）（ｂ）
第３図
（ｂ）
第４図
第５図FIG. 1 is an explanatory diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention, and is an explanatory diagram sequentially showing each process from separating and completing a semiconductor device formed on a lead frame, and FIG.
) is a schematic plan view of a semiconductor wafer on which semiconductor elements have been formed to be mounted on the lead frame in FIG. 1, FIG. 2(b) is an enlarged view of section A in FIG. 2(a), and FIG. Figure 2 (a
) Electrical characteristic distribution diagram of each element of the wafer, Fig. 3(b)
is the electrical characteristic distribution diagram of each element within the dotted line frame in Fig. 2(b),
Figure 4 shows an information processing system for determining display characteristics from the test results of the electrical characteristics test of the semiconductor device group shown in Figure 1 (Q), removing products with out-of-character characteristics, and printing characteristic indications on other semiconductor devices. FIG. 5 is an explanatory diagram showing the overlap between the first category E and the second category F of the characteristics in the distribution diagram of FIG. 3(a). In the figure, l... Lead frame, 2, 3° lead portion, 4... Semiconductor element, 5... Resin molding body, 6
・、. Semiconductor device, 9... Indication mark, 12... Electrical property inspection surface, 13... Characteristics removal device, 14... Characteristics display printing machine, 15... Control and calculation machine, 16...・Storage device Note that the same reference numerals in the figures indicate the same or corresponding parts. Agent Masuo Oiwa Figure 2 Figure 1 (0-) (b) Figure 3 (b) Figure 4 Figure 5
Claims (1)
形成し、これらの半導体装置の電気特性検査をし特性表
示の印字を施す半導体装置の製造方法において、上記各
半導体装置の上記リードフレームに一体につながった各
リード部のうち、少なくとも１本を残して他のリード部
の先端をリードフレームから切断する工程と、このリー
ドフレームに連結された状態で各半導体装置を電気特性
検査をする工程と、これらの検査結果を記憶装置に記憶
させ、演算機により演算し同一の表示特性を決定する工
程と、この決定された特性に外れた半導体装置を上記リ
ードフレームから除去する工程と、リードフレームに連
結されである上記半導体装置に上記決定された特性表示
の印字をする工程と、これらの印字された各半導体装置
をリードフレームから切離す工程とを有する半導体装置
の製造方法。 〔２）半導体装置群の電気特性の同一表示特性を決定す
る演算方法として、一枚のリードフレームに形成された
各半導体装置の電気特性検査結果の平均値を計算し、そ
の平均値により表示する特性として決定することを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 （３） 半導体装置群の電気特性の同一表示特性を決
定する演算方法として、一枚のリードフレームに形成さ
れた各半導体装置の電気特性検査結果により、個々の半
導体装置が所属すべき特性群を決め、これら各特性群に
所属する上記半導体装置の個数を比較し、この個数が多
い方の特性をもって表示する特性として決定することを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。[Scope of Claims] [1] A method for manufacturing a semiconductor device in which a plurality of resin-sealed semiconductor devices are formed in a lead frame, the electrical characteristics of these semiconductor devices are inspected, and a characteristic display is printed. A step of cutting the tips of all but one of the lead portions integrally connected to the lead frame of the device from the lead frame, and a step of cutting each semiconductor device while connected to the lead frame. A process of inspecting electrical characteristics, a process of storing these test results in a storage device and calculating them with a computer to determine the same display characteristics, and removing semiconductor devices whose characteristics do not meet the determined characteristics from the lead frame. a step of printing the determined characteristic indication on the semiconductor device connected to a lead frame; and a step of separating each of the printed semiconductor devices from the lead frame. Method. [2] Same display of electrical characteristics of a group of semiconductor devices As a calculation method for determining the characteristics, the average value of the electrical characteristics test results of each semiconductor device formed on one lead frame is calculated and the average value is displayed. 2. A method for manufacturing a semiconductor device according to claim 1, wherein said characteristic is determined as a characteristic. (3) As a calculation method for determining the uniform display characteristics of the electrical characteristics of a group of semiconductor devices, the characteristics group to which each semiconductor device belongs is determined based on the electrical characteristics test results of each semiconductor device formed on a single lead frame. manufacturing a semiconductor device according to claim 1, characterized in that the number of semiconductor devices belonging to each of these characteristic groups is compared, and the characteristic with a larger number is determined as the characteristic to be displayed. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695183A JPS59202652A (en) | 1983-04-30 | 1983-04-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695183A JPS59202652A (en) | 1983-04-30 | 1983-04-30 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202652A true JPS59202652A (en) | 1984-11-16 |
| JPH0145979B2 JPH0145979B2 (en) | 1989-10-05 |
Family
ID=13620075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7695183A Granted JPS59202652A (en) | 1983-04-30 | 1983-04-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202652A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230760A (en) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | Manufacture of semiconductor parts |
| JPH065759A (en) * | 1992-06-23 | 1994-01-14 | Sharp Corp | Fabrication of semiconductor device |
| US6462406B2 (en) | 1998-05-12 | 2002-10-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and lead frame |
| WO2008134427A1 (en) * | 2007-04-27 | 2008-11-06 | Microchip Technology Incorporated | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| WO2014095313A1 (en) * | 2012-12-20 | 2014-06-26 | Continental Teves Ag & Co. Ohg | Method for testing a sensor circuit |
| CN106926565A (en) * | 2017-03-30 | 2017-07-07 | 深圳市极而峰工业设备有限公司 | LCD facade conductive silver paste printing equipments |
-
1983
- 1983-04-30 JP JP7695183A patent/JPS59202652A/en active Granted
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230760A (en) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | Manufacture of semiconductor parts |
| JPH065759A (en) * | 1992-06-23 | 1994-01-14 | Sharp Corp | Fabrication of semiconductor device |
| US6462406B2 (en) | 1998-05-12 | 2002-10-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and lead frame |
| KR100387171B1 (en) * | 1998-05-12 | 2003-06-11 | 미쓰비시덴키 가부시키가이샤 | Method of producing semiconductor device and configuration thereof |
| WO2008134427A1 (en) * | 2007-04-27 | 2008-11-06 | Microchip Technology Incorporated | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| WO2014095313A1 (en) * | 2012-12-20 | 2014-06-26 | Continental Teves Ag & Co. Ohg | Method for testing a sensor circuit |
| CN104884906A (en) * | 2012-12-20 | 2015-09-02 | 大陆-特韦斯贸易合伙股份公司及两合公司 | Method for testing a sensor circuit |
| CN104884906B (en) * | 2012-12-20 | 2017-03-15 | 大陆-特韦斯贸易合伙股份公司及两合公司 | For the method checked by sensor circuit |
| CN106926565A (en) * | 2017-03-30 | 2017-07-07 | 深圳市极而峰工业设备有限公司 | LCD facade conductive silver paste printing equipments |
| CN106926565B (en) * | 2017-03-30 | 2023-05-05 | 深圳市极而峰工业设备有限公司 | LCD elevation conductive silver paste printing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145979B2 (en) | 1989-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| US20090000995A1 (en) | Good chip classifying method on wafer, and chip quality judging method, marking mechanism, and manufacturing method of semiconductor device using the good chip classifying method | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPS62502647A (en) | Magnetically sealed multichip integrated circuit package | |
| JPS59202652A (en) | Manufacture of semiconductor device | |
| JPH07176575A (en) | Method and apparatus for testing semiconductor device | |
| KR100691678B1 (en) | Manufacture of wafer level semiconductor device and semiconductor device | |
| JPH06216265A (en) | Semiconductor package with discrimination data peculiar to chip | |
| US20180114733A1 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
| JP3730106B2 (en) | Semiconductor sorting method | |
| KR100228958B1 (en) | Die bonding apparatus | |
| JPH09148387A (en) | Apparatus for processing semiconductor product | |
| JP2005072252A (en) | Semiconductor device and its manufacturing method | |
| JPS6222448A (en) | Wafer to which ic is formed | |
| JPH1187198A (en) | Semiconductor integrated circuit with memory for storing manufacture information, method for recording manufacturing state in the circuit and method for managing the circuit recorded with the information | |
| JPH02216475A (en) | Inspecting method for semiconductor device | |
| JP2657298B2 (en) | Inspection method for semiconductor wafer | |
| CN115270730A (en) | Method and system for processing grain information | |
| JPS6072239A (en) | Testing method for semiconductor device | |
| JPH05129384A (en) | Semiconductor device and manufacture thereof | |
| JPS6132437A (en) | Manufacture of semiconductor device | |
| JPH10178072A (en) | Inspection method for semiconductor | |
| JPH0513485A (en) | Manufacture of electronic part | |
| JPH0471247A (en) | Method of testing a semiconductor wafer | |
| JPH01194331A (en) | Die-bonding with marking |