JPH0145979B2 - - Google Patents
Info
- Publication number
- JPH0145979B2 JPH0145979B2 JP7695183A JP7695183A JPH0145979B2 JP H0145979 B2 JPH0145979 B2 JP H0145979B2 JP 7695183 A JP7695183 A JP 7695183A JP 7695183 A JP7695183 A JP 7695183A JP H0145979 B2 JPH0145979 B2 JP H0145979B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- semiconductor devices
- characteristic
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 25
- 238000007639 printing Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 230000002950 deficient Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000007689 inspection Methods 0.000 description 7
- 230000010365 information processing Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000010125 resin casting Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、リードフレーム一枚につき複数個
の樹脂封止形半導体装置を形成し、特性検査後印
字する半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a method of manufacturing a semiconductor device in which a plurality of resin-sealed semiconductor devices are formed per lead frame and printed after characteristic testing.
従来のこの種の半導体装置の製造方法は、一枚
のリードフレームに複数個の半導体素子をダイボ
ンドし、ワイヤボンド後、各半導体素子部を樹脂
注型封止する各工程により複数個の樹脂封止半導
体装置を形成し、リードフレームから各半導体装
置を切離し個々にしていた。これら個々の半導体
装置をそれぞれ電気特性の検査を行ない、その品
名、特性等の表示を個々に印字する方法がとられ
ていた。
The conventional manufacturing method for this type of semiconductor device is to die-bond a plurality of semiconductor elements to a single lead frame, and after wire bonding, each semiconductor element part is molded and sealed with resin. A single semiconductor device was formed, and each semiconductor device was separated from the lead frame into individual semiconductor devices. A method has been used in which the electrical characteristics of each of these semiconductor devices are inspected, and the product name, characteristics, etc. are printed on each individual semiconductor device.
特に、トランジスタなど、電気特性検査後、そ
の検査結果により異なる表示の印字を必要とする
半導体装置については、上記従来の方法がとられ
てきた。 In particular, the above-mentioned conventional method has been used for semiconductor devices such as transistors that require different markings to be printed depending on the test results after testing electrical characteristics.
この従来の半導体装置の製造方法は、長い間利
用されてきて、改良も加えられ自動化が進められ
ており、すぐれた方法として実績をもつている。
しかし、上記従来の方法では、個々の半導体装置
はそれぞれ特性が異なるものと考えから、１個宛
ばらばらの状態で電気特性の検査をし、その特性
の印字をしており、次のような欠点があつた。 This conventional semiconductor device manufacturing method has been used for a long time, has been improved and automated, and has a proven track record as an excellent method.
However, in the conventional method described above, each semiconductor device is considered to have different characteristics, so the electrical characteristics are inspected individually and the characteristics are printed.This method has the following drawbacks: It was hot.
まず、非常に小さい半導体装置を多数個別の状
態で取扱い処理するため、人為的、機械的な取扱
いの誤りによる検査の誤り、あるいは印字の誤り
がある程度避けられなかつた。 First, since a large number of very small semiconductor devices are handled and processed individually, inspection errors or printing errors due to human or mechanical handling errors are unavoidable to some extent.
また、各半導体装置は個々のばらばらでの取扱
いであるため、電気特性検査、印字等で部品整列
供給機にかけることが多いが、これにより半導体
装置の汚損が避けられないことである。特に、リ
ードの汚損は半導体装置を実装する際のはんだ付
けに、致命的な悪影響を及ぼす。 Furthermore, since each semiconductor device is handled individually, it is often put through a component alignment and feeding machine for electrical property testing, printing, etc., which inevitably causes the semiconductor device to become contaminated. In particular, lead contamination has a fatal adverse effect on soldering when semiconductor devices are mounted.
さらに、半導体装置を各個ばらばらで取扱うの
に、電気特性検査から印字まで、各半導体装置の
横移動が必要となり、工程仕掛り品が多数量とな
り、結果として半導体装置の製造原価が高価にな
つていた。 Furthermore, handling each semiconductor device separately requires horizontal movement of each semiconductor device from electrical property inspection to printing, resulting in a large number of work-in-progress products and, as a result, increasing the manufacturing cost of semiconductor devices. Ta.
この発明は、上記従来の製造方法の欠点を解消
するためになされたもので、リードフレーム上に
樹脂封止成形された複数個の半導体装置を、それ
ぞれ一部のリード部の先端を切断し残りのリード
部によりリードフレームにつながつた状態で、各
半導体装置の電気特性検査をし、検査結果を記憶
装置に入れ、演算機により演算し、表示する特性
を決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して
後、リードフレームから切離するようにし、複数
個の半導体装置がフレーム単位として、電気特性
検査、不良品除去及び表示印字が一連に行なえ、
検査誤りや印字誤りをなくし、リードの汚損がな
く、仕掛り品数を少なくし、生産性を向上した、
半導体装置の製造方法を提供することを目的とし
ている。
This invention was made to eliminate the drawbacks of the conventional manufacturing method described above, and involves cutting off the tips of some of the lead parts of a plurality of semiconductor devices molded with resin on a lead frame. The electrical characteristics of each semiconductor device are inspected while connected to the lead frame through the leads, the test results are stored in a storage device, the results are calculated by a computer, the characteristics to be displayed are determined, and the products with defective characteristics are removed from the lead frame. After removing the semiconductor devices and printing characteristic indications on each other semiconductor device, the device is separated from the lead frame, and multiple semiconductor devices are inspected as a frame and subjected to electrical characteristic inspection, defective product removal, and indication printing in a series. Do it,
Eliminates inspection errors and printing errors, eliminates contamination of leads, reduces the number of products in progress, and improves productivity.
The purpose is to provide a method for manufacturing a semiconductor device.
以下、この発明の一実施例による半導体装置の
製造方法を、トランジスタへ適用した場合につい
て、図により説明する。第１図はトランジスタの
製造方法を工程順に示す説明図である。第１図ａ
のように、リードフレーム１の各ダイパツト（図
示は略す）に半導体素子４をダイボンドし、各リ
ード部３とワイヤボンドする。これら各半導体素
子４部を樹脂注型による樹脂封止体５の成形によ
り封止する。２，３はリードフレーム１と一体に
打抜き形成されており半導体素子４に接続された
各リード部である。こうして、リードフレーム１
上に複数個の半導体装置６が形成される。
Hereinafter, a case where a method for manufacturing a semiconductor device according to an embodiment of the present invention is applied to a transistor will be explained with reference to the drawings. FIG. 1 is an explanatory diagram showing a method for manufacturing a transistor in order of steps. Figure 1a
The semiconductor element 4 is die-bonded to each die pad (not shown) of the lead frame 1 and wire-bonded to each lead part 3 as shown in FIG. These 4 parts of each semiconductor element are sealed by molding a resin sealing body 5 by resin casting. Reference numerals 2 and 3 designate lead portions that are integrally stamped with the lead frame 1 and connected to the semiconductor element 4. In this way, lead frame 1
A plurality of semiconductor devices 6 are formed thereon.
つづいて、第１図ｂに示すように、リード部２
はそのままにし、他のリード部３の先端をリード
フレーム１から切断し、リード３ａとなる。 Next, as shown in FIG. 1b, the lead part 2
is left as is, and the tip of the other lead portion 3 is cut from the lead frame 1 to form a lead 3a.
次に、第１図ｃのように、検査器（図示しな
い）の各接触端子７を各リード３ａ及び共通のリ
ードフレーム１に当て、半導体装置６の電気特性
検査をする。こうして、全部の半導体装置６につ
いて特性検査を行なう。 Next, as shown in FIG. 1c, each contact terminal 7 of a tester (not shown) is applied to each lead 3a and the common lead frame 1 to test the electrical characteristics of the semiconductor device 6. In this way, all semiconductor devices 6 are tested for their characteristics.
その検査結果に基づき、第１図ｄに示すよう
に、特性不良の半導体装置６は除去し、他は特性
表示を印字する。８は除去部を示し、９は表示印
である。ここで、同一リードフレーム１に形成さ
れた各半導体装置６は、同一特性表示がされるよ
うに工夫されている（詳細は後述）。 Based on the inspection results, as shown in FIG. 1d, semiconductor devices 6 with defective characteristics are removed, and characteristic indications are printed on the others. 8 indicates a removed portion, and 9 is a display mark. Here, each semiconductor device 6 formed on the same lead frame 1 is designed to display the same characteristics (details will be described later).
次に、各リード部２の先端をリードフレーム１
から切断すると、第１図ｅのように各分離された
樹脂封止半導体装置（トランジスタ）６が完成す
る。２ａはリードである。 Next, attach the tip of each lead part 2 to the lead frame 1.
When the semiconductor devices (transistors) are separated from each other, each separated resin-sealed semiconductor device (transistor) 6 is completed as shown in FIG. 1e. 2a is a lead.
上記のように、この発明の製造方法では、一枚
のリードフレーム１に形成された半導体装置６群
は、同一特性として分離することなく、あたかも
単一の半導体装置のように取扱い、印字工程まで
処理することを要点とするものである。 As described above, in the manufacturing method of the present invention, the six groups of semiconductor devices formed on one lead frame 1 are handled as if they were a single semiconductor device without being separated as having the same characteristics, and are handled up to the printing process. The main point is to process it.
この発明の方法により、一枚のリードフレーム
１に形成された半導体装置６群を分離することな
く、同一特性として処理できることを、次に説明
する。 Next, it will be explained that by the method of the present invention, a group of 6 semiconductor devices formed on one lead frame 1 can be treated as having the same characteristics without having to be separated.
第２図ａは半導体ウエーハの平面図である。半
導体ウエーハ１０には、半導体素子が数千〜数万
個形成されてある。半導体ウエーハ１０のＡ部の
拡大図を第２図ｂに示す。４は多数個形成された
半導体素子であり、ダイカツトされて個々に分離
され、それぞれリードフレーム１に装着されるこ
とになる。 FIG. 2a is a plan view of the semiconductor wafer. Thousands to tens of thousands of semiconductor elements are formed on the semiconductor wafer 10. An enlarged view of section A of the semiconductor wafer 10 is shown in FIG. 2b. Reference numeral 4 denotes a large number of semiconductor elements, which are die-cut and separated into individual parts, and each is mounted on the lead frame 1.
このウエーハ１０における半導体素子４の特性
分布を、第３図ａに棒グラフで示す。ここで、横
軸は特性、縦軸は度数である。このように、ウエ
ーハ１０全体では特性分布は、比較的大きな広が
りを示す場合が多い。この分布を適当な位置で級
別けし、同一電気特性の級が決定される。図中、
Ｅ，Ｆ，Ｇは特性の級を表示するカテゴリであ
る。このとき、各級のカテゴリの境界には、若干
の重複部分Ｈが設けられるのが通例である。この
ように、ウエーハ１０全体では、同一電気特性に
することはできないものである。 The characteristic distribution of the semiconductor elements 4 on this wafer 10 is shown in a bar graph in FIG. 3a. Here, the horizontal axis is the characteristic, and the vertical axis is the frequency. In this way, the characteristic distribution of the entire wafer 10 often exhibits a relatively large spread. This distribution is classified at appropriate positions to determine classes with the same electrical characteristics. In the figure,
E, F, and G are categories that display the class of characteristics. At this time, it is usual that a slight overlapping portion H is provided at the boundary between the categories of each level. In this way, the entire wafer 10 cannot have the same electrical characteristics.
ここで、発明者らは、このような大きな広がり
の特性分布をもつウエーハでも、そのうちの小さ
い範囲内に限定すれば、ほぼ同一特性であること
に着目したものである。例えば、第２図ｂに示す
太線点線で囲まれた部分の電気特性分布は、第３
図ｂに示すように、非常に狭い特性分布を示すも
のである。半導体装置の組立工程は、高度に自動
化されており、ウエーハ１０内の半導体素子４は
リードフレーム１に取付けられるのに、ウエーハ
１０内に列んでいた状態の順序で順次取付けられ
るので、一枚のリードフレーム１に取付けられる
数十個の半導体素子４は、同一ウエーハ１０内の
非常に狭い範囲にあつたものとなる。これによ
り、ほぼ同一電気特性をもつ半導体装置群が、一
枚のリードフレーム１に形成できることが明らか
になつた。 Here, the inventors focused on the fact that even wafers with such a wide characteristic distribution have almost the same characteristics if limited to a small range. For example, the electrical characteristic distribution of the part surrounded by the thick dotted line shown in FIG.
As shown in Figure b, it shows a very narrow characteristic distribution. The assembly process of semiconductor devices is highly automated, and the semiconductor elements 4 on the wafer 10 are attached to the lead frame 1 in the order in which they were lined up on the wafer 10. Several dozen semiconductor elements 4 attached to the lead frame 1 are placed in a very narrow area within the same wafer 10. As a result, it has become clear that a group of semiconductor devices having substantially the same electrical characteristics can be formed on a single lead frame 1.
このように、ほぼ同一の電気特性をもつ複数個
からなる半導体装置の群が形成された一枚のリー
ドフレーム１につき、同一電気特性を有するもの
として処理する際の、情報処理システムについて
説明する。 In this way, an information processing system will be described in which one lead frame 1 in which a group of semiconductor devices having substantially the same electrical characteristics is formed is processed as having the same electrical characteristics.
この情報処理システムを第４図に基本構成図で
示し、電気特性検査機１２，特性外れ品除去機１
３，特性表示印字機１４，電子計算機を用いた制
御及び演算機１５と記憶装置１６から構成されて
いる。リードフレーム１上の各半導体装置６を電
気特性検査機１２により特性検査をし、検査結果
は制御機１５を通じて記憶装置１６に記憶され
る。このようにして、リードフレーム１一枚分の
電気特性検査が完了し、複数個の半導体装置６の
群の特性結果が記憶されると、次に、このリード
フレーム１一枚分の記憶情報が演算機１５により
決定される。つづいて、この演算結果に基づき、
このリードフレーム１の分の表示すべき特性が決
定され、特性表示内容が特性表示印字機１４に伝
達される。同時に、決定された表示特性に合致し
ない半導体装置６の順番が特性外れ品除去機１３
に伝達される。この伝達内容に従い、特性外れ品
除去機１３は除去すべき順番の半導体装置６をリ
ードフレーム１から除去し、特性表示印字機１４
はリードフレーム１に残つている各半導体装置６
に、表示内容の印字を施す。 This information processing system is shown in a basic configuration diagram in FIG.
3. It is composed of a characteristic display printing machine 14, a control and arithmetic machine 15 using an electronic computer, and a storage device 16. The characteristics of each semiconductor device 6 on the lead frame 1 are tested by an electrical property tester 12, and the test results are stored in a storage device 16 via a controller 15. In this way, when the electrical characteristic test for one lead frame 1 is completed and the characteristic results for the group of multiple semiconductor devices 6 are stored, next, the stored information for one lead frame 1 is stored. It is determined by the computing device 15. Next, based on this calculation result,
The characteristics to be displayed for this lead frame 1 are determined, and the contents of the characteristic display are transmitted to the characteristic display printing machine 14. At the same time, the order of semiconductor devices 6 that do not match the determined display characteristics is changed to the out-of-characteristic product removal machine 13
is transmitted to. According to the content of this communication, the characteristic-deviating product removal machine 13 removes the semiconductor devices 6 in the order to be removed from the lead frame 1, and the characteristic display printing machine 14
represents each semiconductor device 6 remaining on the lead frame 1
The display contents are printed on the display.
上記情報処理システムにより、一枚のリードフ
レーム１に形成されてある半導体装置６群が、同
一特性を有する群として処理されていくようにし
ている。 The above-mentioned information processing system allows a group of 6 semiconductor devices formed on one lead frame 1 to be processed as a group having the same characteristics.
次に、電気特性検査結果の演算及び表示内容決
定の方法について説明する。この場合、半導体装
置６群が第３図ａに示したカテゴリＥ，Ｆ，Ｇの
いづれか十分入つていれば、そのカテゴリ表示内
容をもつて、その半導体装置６群の表示内容とな
るのは問題はない。問題となる、双方のカテゴリ
の重複部分にある場合を、一枚のリードフレーム
１に形成された半導体装置６群の特性分布が、カ
テゴリＥ，Ｆの境界にある場合につき例にとつて
説明する。 Next, a method for calculating electrical property test results and determining display contents will be explained. In this case, if the 6 groups of semiconductor devices are sufficiently included in any of the categories E, F, or G shown in FIG. 3a, the display contents of the 6 groups of semiconductor devices will be No problem. The problematic case where the two categories overlap will be explained using an example where the characteristic distribution of six groups of semiconductor devices formed on one lead frame 1 is on the boundary between categories E and F. .
一枚のリードフレーム１にｎ個の半導体装置６
からなる群があるとし、その電気特性をXi（ｉ＝
１、２、３…ｎ）とし、第５図に示す電気特性の
カテゴリ図に基いて説明する。第１カテゴリを
Ｅ、第２カテゴリをＦとすると、それぞれのカテ
ゴリを決定するＸの範囲は、次のようになつてい
る。 n semiconductor devices 6 on one lead frame 1
Suppose that there is a group consisting of
1, 2, 3...n), and will be explained based on the category diagram of electrical characteristics shown in FIG. Assuming that the first category is E and the second category is F, the range of X that determines each category is as follows.
すなわち、特性をｘで代表すると、カテゴリＥ
はa1≦ｘ≦b1、カテゴリＦはa2≦ｘ≦b2である。 In other words, if the characteristic is represented by x, the category E
is a 1 ≦x≦b 1 , and category F is a 2 ≦x≦b 2 .
一枚のリードフレーム１の半導体装置６群の特
性表示であるカテゴリを決定する第１の方法は、
特性分布の平均値による方法である。すなわち、
x1の平均値をとすると
＝１／ｎ（x1＋x2＋x3＋…＋xo）
がカテゴリＥに近いか、Ｆに近いかで決定する方
法である。厳密に述べるなら
≦（a2＋b1）／２の場合、カテゴリＥ
＞（a2＋b1）２の場合、カテゴリＦ
と、一枚のリードフレーム１の分のカテゴリを決
定する方法である。こうして、一枚のリードフレ
ーム１の分のカテゴリを決定した後は、そのカテ
ゴリに入らない半導体装置６は不良として除去す
る。例えば、カテゴリＥと決定した場合、xi＞b1
（ｉ＝１、２、…ｎは不良とするのである。 The first method for determining the category that represents the characteristics of the six groups of semiconductor devices on one lead frame 1 is as follows:
This method uses the average value of the characteristic distribution. That is,
This method determines whether the average value of x 1 is =1/n(x 1 +x 2 +x 3 +...+x o ) close to category E or category F. Strictly speaking, the method is to determine the category F and the category for one lead frame 1 when ≦(a 2 +b 1 )/2, category E > (a 2 +b 1 )2. After determining the category for one lead frame 1 in this way, semiconductor devices 6 that do not fall into that category are removed as defective. For example, if category E is determined, x i > b 1
(i=1, 2, . . . n are considered defective.
一枚のリードフレーム１の半導体装置６群の特
性表示であるカテゴリを決定する第２の方法は、
計数比較による方法である。すなわち、ｎ個の半
導体装置６群が
a1〜a2に入るもの n1個
a2〜b1に入るもの n2個
b1〜b2に入るもの n3個
となる場合、
n1≧n3のとき、n1＋n2をＥとし、n3を不良n1＜
n3のとき、n1を不良とし、n2＋n3をＦとする方法
である。 The second method for determining the category that represents the characteristics of the six groups of semiconductor devices on one lead frame 1 is as follows:
This is a method based on numerical comparison. In other words, when there are n 6 groups of semiconductor devices, one of which falls into a 1 to a 2 , n 2 which falls into a 2 to b 1 , and n 3 which falls into b 1 to b 2 , n 1 ≧ When n 3 , n 1 + n 2 is E, and n 3 is defective n 1 <
When n 3 , this is a method in which n 1 is considered defective and n 2 + n 3 is considered F.
以上に述べた第１の方法、第２の方法のいずれ
かを採用しても、一枚のリードフレーム１の半導
体装置６群のうち、同一カテゴリに入らず不良と
して除去される半導体装置６があることは避けら
れない。しかし、すでに解明したよう、一枚のリ
ードフレーム１に形成された半導体装置は数十個
にすぎず、一枚のウエーハ１０内の極めて狭い範
囲にあつた半導体素子４からなるので、実際には
この不良品の数は、工業的には無視できる程度に
しか発生しないものである。このことは、発明者
等によつて確認している。 Even if either the first method or the second method described above is adopted, among the group of semiconductor devices 6 on one lead frame 1, some semiconductor devices 6 do not fall into the same category and are removed as defective. Some things are inevitable. However, as already clarified, the number of semiconductor devices formed on one lead frame 1 is only a few dozen, and the number of semiconductor devices formed on one wafer 10 is extremely narrow, so in reality, The number of defective products is negligible in industrial terms. This has been confirmed by the inventors.
なお、上記実施例では半導体装置として、トラ
ンジスタの場合について説明したが、電気特性検
査結果により異なるカテゴリ分類が必要な、他の
種の半導体装置にも適用できるものである。 In the above embodiment, a transistor is used as the semiconductor device, but the present invention can also be applied to other types of semiconductor devices that require different categories depending on the results of electrical characteristic tests.
以上のように、この発明によれば、リードフレ
ームに形成された複数個の樹脂封止半導体装置
を、一部のリード部の先端を切断し、リードフレ
ームに連つた状態で、各半導体装置の電気特性検
査をして記憶させ、演算機により表示する特性を
決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して
後、各半導体装置をリードフレームから切離すよ
うにしたので、複数個の半導体装置がフレーム単
位で一連の処理ができ、検査誤りや印字誤りがな
くなり、リードの汚損がなく、仕掛り品数が少な
くなり、生産性が向上されるなどの効果がある。
As described above, according to the present invention, a plurality of resin-sealed semiconductor devices formed on a lead frame are cut at the tips of some of the lead parts, and each semiconductor device is connected to the lead frame. After inspecting and memorizing the electrical characteristics, determining the characteristics to be displayed using a computer, removing products with out-of-characteristics from the lead frame, and printing the characteristic display on each other semiconductor device, attach each semiconductor device to the lead frame. Since the semiconductor devices can be separated from each other, multiple semiconductor devices can be processed in a series on a frame-by-frame basis, eliminating inspection errors and printing errors, eliminating contamination of leads, reducing the number of products in progress, and improving productivity. There are effects such as
第１図はこの発明の一実施例による半導体装置
の製造方法を示すリードフレームに形成した半導
体装置を切離し完成するまでの各工程を順に表わ
す説明図、第２図ａは第１図のリードフレームに
装着する半導体素子を形成した半導体ウエーハの
概略平面図、第２図ｂは第２図ａのＡ部の拡大
図、第３図ａは第２図ａのウエーハの各素子の電
気特性分布図、第３図ｂは第２図ｂの点線枠内の
各素子の電気特性分布図、第４図は第１図ｃの半
導体装置群の電気特性検査の検査結果から表示特
性を決定し特性外れ品を除去し他の半導体装置に
特性表示の印字処理をするための情報処理システ
ムの構成図、第５図は第３図ａの分布図の特性の
第１カテゴリＥと第２カテゴリＦとの重なりを示
す説明図である。
図において、１……リードフレーム、２，３…
…リード部、４……半導体素子、５……樹脂封止
体、６……半導体装置、９……表示印、１２……
電気特性検査機、１３……特性外れ品除去機、１
４……特性表示印字機、１５……制御及び演算
機、１６……記憶装置。なお、図中同一符号は同
一又は相当部分を示す。
FIG. 1 is an explanatory diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention, sequentially showing each step of separating and completing a semiconductor device formed on a lead frame, and FIG. 2a is an explanatory diagram showing the lead frame of FIG. FIG. 2b is an enlarged view of section A in FIG. 2a, and FIG. 3a is an electrical characteristic distribution diagram of each element of the wafer in FIG. 2a. , FIG. 3b is a distribution diagram of the electrical characteristics of each element within the dotted line frame in FIG. 2b, and FIG. Fig. 5 is a block diagram of an information processing system for removing semiconductor devices and printing characteristic indications on other semiconductor devices. It is an explanatory view showing overlap. In the figure, 1...lead frame, 2, 3...
...Lead portion, 4...Semiconductor element, 5...Resin sealing body, 6...Semiconductor device, 9...Display mark, 12...
Electrical property inspection machine, 13...Product removal machine with out-of-characteristics, 1
4...Characteristics display printing machine, 15...Control and calculation machine, 16...Storage device. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
置を形成し、これらの半導体装置の電気特性検査
をし特性表示の印字を施す半導体装置の製造方法
において、上記各半導体装置の上記リードフレー
ムに一体につながつた各リード部のうち、少なく
とも１本を残して他のリード部の先端をリードフ
レームから切断する工程と、このリードフレーム
に連結された状態で各半導体装置を電気特性検査
をする工程と、これらの検査結果を記憶装置に記
憶させ、演算機により演算し同一の表示特性を決
定する工程と、この決定された特性に外れた半導
体装置を上記リードフレームから除去する工程
と、リードフレームに連結されてある上記半導体
装置に上記決定された特性表示の印字をする工程
と、これらの印字された各半導体装置をリードフ
レームから切離す工程とを有する半導体装置の製
造方法。 ２ 半導体装置群の電気特性の同一表示特性を決
定する演算方法として、一枚のリードフレームに
形成された各半導体装置の電気特性検査結果の平
均値を計算し、その平均値により表示する特性と
して決定することを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 ３ 半導体装置群の電気特性の同一表示特性を決
定する演算方法として、一枚のリードフレームに
形成された各半導体装置の電気特性検査結果によ
り、個々の半導体装置が所属すべき特性群を決
め、これら各特性群に所属する上記半導体装置の
個数を比較し、この個数が多い方の特性をもつて
表示する特性として決定することを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方
法。[Claims] 1. A method for manufacturing a semiconductor device in which a plurality of resin-sealed semiconductor devices are formed in a lead frame, the electrical characteristics of these semiconductor devices are inspected, and a characteristic display is printed. A process of cutting the tips of all but one of the lead parts integrally connected to the lead frame from the lead frame, and electrical characteristics of each semiconductor device while connected to the lead frame. A step of inspecting, a step of storing these test results in a storage device and calculating them with a computer to determine the same display characteristics, and a step of removing semiconductor devices whose characteristics do not meet the determined characteristics from the lead frame. A method for manufacturing a semiconductor device, comprising the steps of: printing the determined characteristic display on the semiconductor device connected to a lead frame; and separating each of the printed semiconductor devices from the lead frame. 2. As a calculation method for determining the uniform display characteristics of the electrical characteristics of a group of semiconductor devices, the average value of the electrical characteristics test results of each semiconductor device formed on one lead frame is calculated, and the characteristics are displayed using the average value. 2. A method of manufacturing a semiconductor device according to claim 1, wherein: 3. As a calculation method for determining the same display characteristics of the electrical characteristics of a group of semiconductor devices, the characteristic group to which each semiconductor device belongs is determined based on the electrical characteristics test results of each semiconductor device formed on one lead frame, and Manufacture of a semiconductor device according to claim 1, characterized in that the number of semiconductor devices belonging to each of these characteristic groups is compared, and the characteristic with a larger number is determined as the characteristic to be displayed. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695183A JPS59202652A (en) | 1983-04-30 | 1983-04-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695183A JPS59202652A (en) | 1983-04-30 | 1983-04-30 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202652A JPS59202652A (en) | 1984-11-16 |
| JPH0145979B2 true JPH0145979B2 (en) | 1989-10-05 |
Family
ID=13620075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7695183A Granted JPS59202652A (en) | 1983-04-30 | 1983-04-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202652A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230760A (en) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | Manufacture of semiconductor parts |
| JPH065759A (en) * | 1992-06-23 | 1994-01-14 | Sharp Corp | Fabrication of semiconductor device |
| JP3862411B2 (en) | 1998-05-12 | 2006-12-27 | 三菱電機株式会社 | Semiconductor device manufacturing method and structure thereof |
| US20080265248A1 (en) * | 2007-04-27 | 2008-10-30 | Microchip Technology Incorporated | Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like |
| DE102013217888A1 (en) * | 2012-12-20 | 2014-06-26 | Continental Teves Ag & Co. Ohg | Electronic device and method for manufacturing an electronic device |
| CN106926565B (en) * | 2017-03-30 | 2023-05-05 | 深圳市极而峰工业设备有限公司 | LCD elevation conductive silver paste printing device |
-
1983
- 1983-04-30 JP JP7695183A patent/JPS59202652A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202652A (en) | 1984-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| US9362183B2 (en) | Method of manufacturing semiconductor device | |
| US8372663B2 (en) | Good chip classifying method on wafer, and chip quality judging method, marking mechanism, and manufacturing method of semiconductor device using the good chip classifying method | |
| US4214364A (en) | Hermetic and non-hermetic packaging of devices | |
| US20060223340A1 (en) | Manufacturing managing method of semiconductor devices and a semiconductor substrate | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPH0145979B2 (en) | ||
| US6777250B1 (en) | Manufacture of wafer level semiconductor device with quality markings on the sealing resin | |
| JPH118327A (en) | Method for providing semiconductor chip identification code and method for managing semiconductor chip | |
| JPH06216265A (en) | Semiconductor package with discrimination data peculiar to chip | |
| US10504801B2 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
| US20050280129A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPH09148387A (en) | Apparatus for processing semiconductor product | |
| JPS6124823B2 (en) | ||
| US6730532B1 (en) | Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process | |
| CN112913005A (en) | Semiconductor device packages with electrical routing improvements and related methods | |
| JP2713510B2 (en) | Electronic component manufacturing method | |
| CA1120146A (en) | Hermetic and non-hermetic packaging of devices | |
| JP2908513B2 (en) | Inspection method of variable capacitance element | |
| JPH01218035A (en) | Inspection of semiconductor device | |
| JP2002124551A (en) | Semiconductor sorting equipment and method | |
| JPH02136760A (en) | Method for sorting semiconductor element | |
| JPS6313341A (en) | Semiconductor integrated circuit and test method thereof | |
| JPH02216475A (en) | Inspecting method for semiconductor device | |
| JPH01194331A (en) | Die-bonding with marking |