JPH0513485A - Manufacture of electronic part - Google Patents
Manufacture of electronic partInfo
- Publication number
- JPH0513485A JPH0513485A JP16298691A JP16298691A JPH0513485A JP H0513485 A JPH0513485 A JP H0513485A JP 16298691 A JP16298691 A JP 16298691A JP 16298691 A JP16298691 A JP 16298691A JP H0513485 A JPH0513485 A JP H0513485A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor chip
- frame
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体チップの部分
を、合成樹脂製のモールド部にてパッケージした形式の
電子部品を製造する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electronic component in which a semiconductor chip portion is packaged in a synthetic resin mold portion.
【０００２】[0002]
【従来の技術】一般に、この形式の電子部品は、フープ
状のリードフレームにおける左右両端縁の両フレーム枠
に一体的に造形したリード端子のうち少なくとも一方の
リード端子、又はリードフレームに一体的に造形したア
イランド部に半導体チップをダイボンディングし、この
半導体チップと前記各リード端子との間をワイヤーボン
ディング等により電気的に接続し、次いで、前記半導体
チップの部分を合成樹脂製のモールド部でパッケージ
し、その後、半導体チップの性能を検査する工程及び各
リード端子を所定の形状にフォーミング加工する工程を
経て製造するようにしていることは、周知の通りであ
る。2. Description of the Related Art Generally, an electronic component of this type has at least one of lead terminals integrally formed on both frame frames at both left and right edges of a hoop-shaped lead frame, or is integrally formed on the lead frame. A semiconductor chip is die-bonded to the shaped island portion, and the semiconductor chip and each lead terminal are electrically connected by wire bonding or the like, and then the semiconductor chip portion is packaged by a synthetic resin mold portion. However, it is well known that the semiconductor chip is manufactured through the step of inspecting the performance of the semiconductor chip and the step of forming each lead terminal into a predetermined shape.
【０００３】この場合において、従来は、モールド部に
よるパッケージが終わると、各電子部品をリードフレー
ムから切り離し、この切り離した各電子部品を、次の工
程に移行して、性能の検査やリード端子のフォーミング
加工を行うようにしているが、リードフレームから切り
離した各電子部品を、次の各種の工程に移行するに際し
ては、その都度、半導体部品を一列に整列するようにし
なければならず、これに多大の手数を必要として、非能
率的であると共に、次の各種工程に移行する途中におい
て、リード端子を変形することが多発するのであった。In this case, conventionally, when the package by the molding part is finished, the electronic parts are separated from the lead frame, and the separated electronic parts are transferred to the next step for performance inspection or lead terminal Although the forming process is performed, the semiconductor components must be aligned in a row each time the electronic components separated from the lead frame are transferred to the next various processes. This requires a great deal of work, is inefficient, and often leads to deformation of the lead terminals during the process of moving to the next various steps.
【０００４】そこで、先行技術としての特開平２−２３
０７６０号公報は、半導体チップの部分のモールド部に
よるパッケージが完了すると、各リード端子のうち一本
のリード端子を残して他のリード端子をリードフレーム
から切断し、この状態で、各リード端子に対するフォー
ミング加工に次いで半導体チップの性能検査を行ったの
ち、前記残されたリード端子をリードフレームから切断
するように構成することにより、各電子部品における各
リード端子のフォーミング加工及び性能検査を、各電子
部品をリードフレームに対して取付けた状態で行うこと
ができることを提案している。Therefore, Japanese Patent Laid-Open No. 2-23 as a prior art.
In the 0760 gazette, when the package by the molding part of the semiconductor chip portion is completed, one lead terminal among the lead terminals is left and the other lead terminals are cut from the lead frame, and in this state, After conducting the performance inspection of the semiconductor chip after the forming process, the remaining lead terminals are cut off from the lead frame, so that the forming process and the performance inspection of each lead terminal in each electronic component can be performed for each electronic component. It is proposed that the parts can be mounted on the lead frame.
【０００５】[0005]
【発明が解決しようとする課題】しかし、モールド部に
てパッケージされた半導体チップは、リード端子をリー
ドフレームから切断するときにおいてもダメージを受け
るものであるから、前記先行技術のように、各電子部品
における残りのリード端子の切断を性能検査の後におい
て行うようにしたのでは、前記残りのリード端子の切断
によって半導体チップの性能が損なわれた場合に、前記
の性能検査によって検出することができないから、性能
検査によって良品と判別されたあとの完成品に、リード
端子のリードフレームからの切断に際して発生する不良
品を含むことになると言う問題がある。However, the semiconductor chip packaged in the mold portion is damaged even when the lead terminals are cut from the lead frame. If the cutting of the remaining lead terminals in the component is performed after the performance inspection, if the performance of the semiconductor chip is impaired by the cutting of the remaining lead terminals, it cannot be detected by the performance inspection. Therefore, there is a problem that a finished product, which has been determined as a non-defective product by the performance inspection, includes a defective product that occurs when the lead terminal is cut from the lead frame.
【０００６】しかも、前記先行技術のものは、各電子部
品におけるリード端子を、その一本のリード端子をリー
ドフレームに対して連接した状態で、フォーミング加工
するものであるから、各リード端子をモールド部の裏面
側に向かって折り曲げるようにした形態のいわゆるＳＭ
Ｄ型電子部品、の製造には適用することができないと言
う問題もあった。Moreover, in the above-mentioned prior art, the lead terminals of each electronic component are subjected to forming processing in the state where one lead terminal is connected to the lead frame, so that each lead terminal is molded. The so-called SM of the form that is bent toward the back side of the part
There is also a problem that it cannot be applied to the manufacture of D-type electronic components.
【０００７】本発明は、これらの問題を解消し、検査後
の電子部品に不良品を含むことを確実に低減できると共
に、前記ＳＭＤ型電子部品の製造にも適用できるように
した製造方法を提供することを技術的課題とするもので
ある。The present invention solves these problems, can reliably reduce the inclusion of defective products in electronic components after inspection, and provides a manufacturing method that can be applied to the production of the SMD type electronic components. This is a technical issue.
【０００８】[0008]
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、リードフレームに一体的に造形したリ
ード端子のうち少なくとも一つのリード端子又はリード
フレームに一体的に造形したアイランド部に半導体チッ
プを接合し、該半導体チップと各リード端子の間を電気
的に接続したのち、少なくとも前記半導体チップの部分
をパッケージするための合成樹脂製のモールド部を成形
するようにした電子部品の製造方法において、前記モー
ルド部を成形したあとにおいて前記リードフレームに、
フィルム部材を、当該フィルム部材がリードフレームと
各モールド部との両方に跨がるようにして貼着すること
と、前記各リード端子をリードフレームから切断するこ
とを行い、次いで、各リード端子のフォーミング加工を
行ったのち、半導体チップの性能検査を行うことにし
た。In order to achieve this technical object, the present invention provides at least one lead terminal integrally formed on a lead frame or an island portion integrally formed on the lead frame. Manufacture of an electronic component in which a semiconductor chip is joined and the semiconductor chip and each lead terminal are electrically connected to each other, and then a mold part made of synthetic resin for packaging at least the semiconductor chip part is molded In the method, after molding the mold part, on the lead frame,
The film member is attached so that the film member extends over both the lead frame and each mold portion, and each lead terminal is cut from the lead frame, and then each lead terminal After performing the forming process, we decided to perform the performance inspection of the semiconductor chip.
【０００９】[0009]
【作用】本発明は、各電子部品におけるモールド部の成
形が終わった段階で、リードフレームに、フィルム部材
を、当該フィルム部材がリードフレームと各モールド部
との両方に跨がるようにして貼着することと、前記各電
子部品における各リード端子をリードフレームから切断
することを行うものであり、これにより、各電子部品に
おける各リード端子をリードフレームから切断したあと
において、当該各電子部品をフィルム部材を介してリー
ドフレームに対して連接した状態に保持することができ
る。According to the present invention, a film member is attached to a lead frame so that the film member extends over both the lead frame and each mold portion at the stage where the molding of each electronic component is completed. Wearing and cutting each lead terminal in each electronic component from the lead frame, by this, after cutting each lead terminal in each electronic component from the lead frame, It can be held in a state of being connected to the lead frame via the film member.
【００１０】そして、このように、各電子部品をリード
フレームに対してフィルム部材を介して保持した状態
で、前記各電子部品における各リード端子のフォーミン
グ加工と、性能検査とを行うことができるから、各リー
ド端子のフォーミング加工及び性能検査を、リードフレ
ームをその長手方向に沿って移送しながら行うことがで
き、換言すると、前記フォーミング加工及び性能検査
を、これより以前における各種工程に対して、一連の連
続化することができると共に、各リード端子のフォーミ
ング及びリードフレームからの切断を全て完了したあと
において、性能検査を行うことができるのである。As described above, the forming process and the performance inspection of each lead terminal in each electronic component can be performed while each electronic component is held on the lead frame via the film member. , Forming processing and performance inspection of each lead terminal can be performed while transferring the lead frame along the longitudinal direction thereof, in other words, the forming processing and performance inspection can be performed for various steps before this. In addition to being able to make a series of continuous operations, a performance inspection can be performed after all forming of each lead terminal and cutting from the lead frame are completed.
【００１１】[0011]
【発明の効果】従って、本発明によると、各リード端子
のフォーミング加工及び性能検査を、これ以前における
各種工程に対して連続化することができるものでありな
がら、前記各電子部品における全てのリード端子に対す
るフォーミング加工及びリードフレームからの切断を全
部完了したあとにおいて、性能の検査を行うことができ
るから、性能検査によって良品と判別された完成品に、
各リード端子のフォーミング加工又はリードフレームか
らの切断に際して発生した不良品が含むことを確実に防
止できるのである。As described above, according to the present invention, the forming process and the performance inspection of each lead terminal can be made continuous with respect to various processes before this, but all the leads in each electronic component can be processed. After all the forming processing and cutting from the lead frame for the terminals are completed, the performance can be inspected, so the finished product that is judged to be a good product by the performance inspection,
It is possible to reliably prevent inclusion of a defective product generated during the forming process of each lead terminal or the cutting from the lead frame.
【００１２】しかも、各電子部品におけるリード端子の
フォーミングを、全てのリード端子をリードフレームか
ら切断した状態で行うものであるから、各リード端子を
モールド部の裏面側に向かって折り曲げた電子部品に対
しても適用できる効果を有する。Moreover, since the forming of the lead terminals in each electronic component is performed in a state where all the lead terminals are cut from the lead frame, each lead terminal is formed into an electronic component which is bent toward the back surface of the mold portion. It also has an effect that can be applied.
【００１３】[0013]
【実施例】以下、本発明の実施例を、電子部品としてＳ
ＭＤ型のダイオードを製造することに適用した場合の図
面について説明する。図において符号１は、薄い金属板
にて長尺帯状に形成したフープ状のリードフレームを示
し、このリードフレーム１は、その左右両端縁における
両フレーム枠２，３と、該両フレーム枠２，３の相互間
を長手方向に沿って適宜ピッチＰの間隔で一体的に連結
するセクションバー４とによって構成され、前記両フレ
ーム枠２，３のうち一方のフレーム枠２には、前記各セ
クションバー４の間の部位に第１リード端子５が内向き
に一体的に造形され、また、他方のフレーム枠３には、
前記各セクションバー４の間の部位に第２リード端子６
が内向きに一体的に造形されている。EXAMPLES Examples of the present invention will be described below as electronic parts.
A drawing when applied to manufacture of an MD type diode will be described. In the figure, reference numeral 1 denotes a hoop-shaped lead frame formed of a thin metal plate in the shape of a long strip. The lead frame 1 includes both frame frames 2 and 3 at both left and right edges thereof and both frame frames 2 and 3 and the section bar 4 integrally connecting the three along the longitudinal direction at appropriate intervals of the pitch P. One of the frame frames 2 and 3 is provided with one of the section bars. The first lead terminal 5 is integrally formed inward at a portion between the four, and the other frame 3 has
The second lead terminals 6 are provided between the respective section bars 4.
Is integrally molded inward.
【００１４】そして、前記リードフレーム１を、図１に
矢印Ａで示すように、その長手方向に前記各セクション
バー４のピッチ間隔で間欠的に移送する途次において、
先づ、第１ステージにおいて、図２に示すように、各第
１リード端子５の先端に、半導体チップ７をダイボンデ
ィングしたのち、この半導体チップ７と他方のリード端
子６の先端との間を、金属線８にて接続する。Then, as shown by the arrow A in FIG. 1, the lead frame 1 is intermittently transferred in the longitudinal direction at the pitch intervals of the section bars 4,
First, in the first stage, as shown in FIG. 2, the semiconductor chip 7 is die-bonded to the tip of each first lead terminal 5, and then the semiconductor chip 7 and the tip of the other lead terminal 6 are separated from each other. , Metal wire 8 for connection.
【００１５】次いで、前記リードフレーム１の移送経路
中の第２ステージにおいて、図３に示すように、前記半
導体チップ７及び金属線８の部分に、当該部分をパッケ
ージするための合成樹脂製のモールド部９を成形するこ
とによって、ダイオード１０を構成する。次に、前記リ
ードフレーム１の移送経路中の第３ステージにおいて、
図４に示すように、各セクションバー４の切断したの
ち、各ダイオード１０におけるモールド部９に対して、
図５〜図７に示すように、テープ状のフィルム部材１１
を、リードフレーム１の長手方向に沿って延びるように
貼着する。Then, in the second stage in the transfer path of the lead frame 1, as shown in FIG. 3, the semiconductor chip 7 and the metal wire 8 are molded with a synthetic resin mold for packaging the parts. The diode 10 is formed by molding the portion 9. Next, in the third stage in the transfer path of the lead frame 1,
As shown in FIG. 4, after cutting each section bar 4, with respect to the mold portion 9 in each diode 10,
As shown in FIGS. 5 to 7, the tape-shaped film member 11
Are attached so as to extend along the longitudinal direction of the lead frame 1.
【００１６】そして、前記リードフレーム１の移送経路
中の第３ステージにおいて、各ダイオード１０における
両リード端子５，６を、図８に示すように、リードフレ
ーム１から切断すると同時に、各ダイオード１０及びこ
れに貼着したフィルム部材１１を一斉に下向きに押し下
げることにより、図９〜図１１に示すように、前記フィ
ルム部材１１を、各セクションバー４に貼着する。な
お、リードフレーム１における他方のフレーム枠３は、
各ダイオード１０における両リード端子５，６の切断に
よって、リードフレーム１から除去される。Then, at the third stage in the transfer path of the lead frame 1, both lead terminals 5 and 6 of each diode 10 are cut off from the lead frame 1 as shown in FIG. By pressing down the film member 11 attached thereto all at once, the film member 11 is attached to each section bar 4 as shown in FIGS. 9 to 11. The other frame 3 of the lead frame 1 is
It is removed from the lead frame 1 by cutting both lead terminals 5 and 6 in each diode 10.
【００１７】これにより、各ダイオード１０は、フィル
ム部材１１を介してリードフレーム１に対して支持され
るから、この状態でリードフレーム１と一緒に移送され
る途中において、各ダイオード１０における両リード端
子５，６の先端部を、図１２に示すように、第１受けダ
イ１２と第１パンチ１３とによって下向きに折り曲げ
し、次いで、前記両リード端子５，６の付け根部を、図
１３に示すように、第２受けダイ１４と第２パンチ１５
とによって下向きに折り曲げしたのち、両リード端子
５，６を、図１４に示すように、左右一対の挟み体１
６，１７によって挟み付けて、内向きに折り曲げること
により、各ダイオード１０における両リード端子５，６
の各々を、図１５に示すように、当該ダイオード１０を
リードフレーム１に支持した状態のもとで、いわゆるＳ
ＭＤ型にフォーミング加工するのである。As a result, each diode 10 is supported with respect to the lead frame 1 via the film member 11, so that both lead terminals of each diode 10 can be transferred along with the lead frame 1 in this state. As shown in FIG. 12, the tips of the lead terminals 5, 6 are bent downward by the first receiving die 12 and the first punch 13, and then the root portions of the lead terminals 5, 6 are shown in FIG. So that the second receiving die 14 and the second punch 15
After being bent downward by and, the lead terminals 5 and 6 are connected to each other as shown in FIG.
Both lead terminals 5, 6 in each diode 10 are sandwiched by 6, 17 and bent inward.
As shown in FIG. 15, under the condition that the diode 10 is supported by the lead frame 1, the so-called S
Forming processing to MD type.
【００１８】このフォーミング加工が完了すると、前記
リードフレーム１の移送中において、各ダイオード１０
における両リード端子５，６の各々に対して、図１６に
示すように、プローブ１８，１９を接触し、この両プロ
ーブ１８，１９を介して通電することによって、各ダイ
オード１０の性能を検査するのであり、この性能検査に
先立って、各ダイオード１０における両リード端子５，
６は、そのフォーミング加工及びリードフレーム１から
の切断の全てを完了しているのであり、換言すると、前
記各ダイオード１０における両リード端子５，６に対す
るフォーミング加工及びリードフレーム１からの切断を
全部完了したあとにおいて、性能検査を行うものである
から、性能検査によって良品と判別されたあとの完成品
に、両リード端子５，６のフォーミング又はリードフレ
ーム１からの切断に際して発生する不良品を含むことを
確実に防止できるのである。When this forming process is completed, each diode 10 is transferred during the transfer of the lead frame 1.
As shown in FIG. 16, probes 18 and 19 are brought into contact with the respective lead terminals 5 and 6 in FIG. 1 and current is supplied through the probes 18 and 19 to inspect the performance of each diode 10. Therefore, prior to this performance inspection, both lead terminals 5 in each diode 10 are
6, the forming process and the cutting from the lead frame 1 are all completed. In other words, the forming process and the cutting from the lead frame 1 for both the lead terminals 5 and 6 in each diode 10 are all completed. Since the performance inspection is carried out after that, the finished product after being judged as a non-defective product by the performance inspection should include a defective product generated when forming both lead terminals 5 and 6 or cutting from the lead frame 1. Can be reliably prevented.
【００１９】なお、前記実施例は、フィルム部材１１
を、ダイオード１０におけるモールド９とリードフレー
ム１におけるセクションバー４との両方に跨がるように
貼着した場合を示したが、このフィルム部材１１は、ダ
イオード１０におけるモールド９とリードフレーム１に
おける一方のフレーム枠２との両方に跨がるように貼着
しても良いのである。In the above embodiment, the film member 11 is used.
Is shown so as to extend over both the mold 9 in the diode 10 and the section bar 4 in the lead frame 1. However, this film member 11 is one of the mold 9 in the diode 10 and the lead frame 1. It may be attached so as to straddle both the frame 2 and the frame 2.
【００２０】また、前記実施例は、一方のリード端子５
の先端に半導体チップ７をダイボンディングし、この半
導体チップ７と他方のリード端子６との間を電気的に接
続したダイオード１０の製造の場合について説明した
が、本発明はこれに限らず、トランジスターを製造する
場合に適用できるほか、リードフレームにアイランド部
を設けて、このアイランド部に半導体チップをダイボン
ディングしたのちこの半導体チップと各リード端子との
間を電気的に接続するようにしたＩＣ等の他の電子部品
の製造にも適用できることは言うまでもないのである。In the above embodiment, one lead terminal 5 is used.
The case of manufacturing the diode 10 in which the semiconductor chip 7 is die-bonded to the tip of the semiconductor chip and the semiconductor chip 7 and the other lead terminal 6 are electrically connected has been described, but the present invention is not limited to this, and the present invention is not limited to this. In addition to being applicable to the manufacturing of ICs, an IC, etc., in which an island portion is provided in a lead frame, a semiconductor chip is die-bonded to the island portion, and then this semiconductor chip and each lead terminal are electrically connected It goes without saying that it can be applied to the manufacture of other electronic components.
【図１】本発明の実施例に使用するリードフレームの斜
視図である。FIG. 1 is a perspective view of a lead frame used in an embodiment of the present invention.
【図２】前記リードフレームにおける各一方のリード端
子に半導体チップをダイボンディングし、この各半導体
チップと各他方のリード端子との間をワイヤーボンディ
ングした状態の斜視図である。FIG. 2 is a perspective view showing a state in which a semiconductor chip is die-bonded to each one lead terminal in the lead frame, and wire bonding is performed between each semiconductor chip and each other lead terminal.
【図３】前記リードフレームにおける各半導体チップの
部分にモールド部を成形した状態の斜視図である。FIG. 3 is a perspective view showing a state in which a mold portion is molded on each semiconductor chip portion of the lead frame.
【図４】前記リードフレームにおける各セクションバー
の一部を切断した状態の斜視図である。FIG. 4 is a perspective view showing a state where a part of each section bar in the lead frame is cut.
【図５】前記リードフレームにおける各ダイオードのモ
ールド部にテープ状のフィルム部材を貼着した状態の斜
視図である。FIG. 5 is a perspective view showing a state in which a tape-shaped film member is attached to a mold portion of each diode in the lead frame.
【図６】図５のVI−VI視断面図である。6 is a sectional view taken along line VI-VI of FIG.
【図７】図５のVII −VII 視断面図である。7 is a sectional view taken along line VII-VII of FIG.
【図８】前記リードフレームにおける各ダイオードの両
リード端子を切断した状態の斜視図である。FIG. 8 is a perspective view showing a state in which both lead terminals of each diode in the lead frame are cut off.
【図９】前記リードフレームにおける各ダイオードをフ
ィルム部材を介してリードフレームに対して支持した状
態の斜視図である。FIG. 9 is a perspective view showing a state in which each diode in the lead frame is supported by the lead frame via a film member.
【図１０】図９のＸ−Ｘ視側面図である。FIG. 10 is a side view taken along line XX of FIG. 9.
【図１１】図９のXI−XI視断面図である。11 is a sectional view taken along line XI-XI of FIG.
【図１２】各ダイオードにおける両リード端子の先端を
折り曲げている状態の断面図である。FIG. 12 is a cross-sectional view showing a state where the tips of both lead terminals of each diode are bent.
【図１３】各ダイオードにおける両リード端子の付け根
部を折り曲げている状態の断面図である。FIG. 13 is a cross-sectional view of a state in which the root portions of both lead terminals in each diode are bent.
【図１４】各ダイオードにおける両リード端子をモール
ド部の裏面側に折り曲げている状態の断面図である。FIG. 14 is a cross-sectional view showing a state in which both lead terminals of each diode are bent to the back surface side of the molded portion.
【図１５】前記リードフレームにおいて、各ダイオード
における両リード端子のフォーミング加工が完了した状
態の斜視図である。FIG. 15 is a perspective view showing a state where forming processing of both lead terminals in each diode is completed in the lead frame.
【図１６】各ダイオードにおける両リード端子に対して
プローブを接触して性能の検査を行っている状態の断面
図である。FIG. 16 is a cross-sectional view showing a state in which a probe is in contact with both lead terminals of each diode to perform performance inspection.
１ リードフレーム ２，３ フレーム枠 ４ セクションバー ５，６ リード端子 ７ 半導体チップ ８ 金属線 ９ モールド部 １０ ダイオード １１ フィルム部材 １２，１４ 折り曲げ用受けダイ １３，１５ 折り曲げ用パンチ １６，１７ 折り曲げ用挟み体 １８，１９ 検査用のプローブ 1 Lead Frame 2, 3 Frame Frame 4 Section Bar 5, 6 Lead Terminal 7 Semiconductor Chip 8 Metal Wire 9 Mold Part 10 Diode 11 Film Member 12,14 Bending Receiving Die 13,15 Bending Punch 16,17 Bending Sandwich 18,19 Inspection probe
Claims (1)
端子のうち少なくとも一つのリード端子又はリードフレ
ームに一体的に造形したアイランド部に半導体チップを
接合し、該半導体チップと各リード端子の間を電気的に
接続したのち、少なくとも前記半導体チップの部分をパ
ッケージするための合成樹脂製のモールド部を成形する
ようにした電子部品の製造方法において、前記モールド
部を成形したあとにおいて前記リードフレームに、フィ
ルム部材を、当該フィルム部材がリードフレームと各モ
ールド部との両方に跨がるようにして貼着することと、
前記各リード端子をリードフレームから切断することを
行い、次いで、各リード端子のフォーミング加工を行っ
たのち、半導体チップの性能検査を行うことを特徴とす
る電子部品の製造方法。Claim: What is claimed is: 1. A semiconductor chip is bonded to at least one of the lead terminals integrally formed on the lead frame or an island portion integrally formed on the lead frame, and the semiconductor chip is bonded to the semiconductor chip. In the method of manufacturing an electronic component, after electrically connecting the lead terminals, a mold part made of synthetic resin for packaging at least the semiconductor chip part is molded, after molding the mold part. In the lead frame, a film member is attached so that the film member straddles both the lead frame and each mold part,
A method of manufacturing an electronic component, comprising cutting each of the lead terminals from a lead frame, then forming each of the lead terminals, and then performing a performance inspection of a semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162986A JP2713510B2 (en) | 1991-07-03 | 1991-07-03 | Electronic component manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162986A JP2713510B2 (en) | 1991-07-03 | 1991-07-03 | Electronic component manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513485A true JPH0513485A (en) | 1993-01-22 |
| JP2713510B2 JP2713510B2 (en) | 1998-02-16 |
Family
ID=15765045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162986A Expired - Fee Related JP2713510B2 (en) | 1991-07-03 | 1991-07-03 | Electronic component manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713510B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998053496A1 (en) * | 1997-05-19 | 1998-11-26 | Itt Manufacturing Enterprises, Inc. | A method for manufacturing encapsulated semiconductor devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338974A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5380970A (en) * | 1976-12-27 | 1978-07-17 | Hitachi Ltd | Manufacture of resin shield type semiconductor device |
-
1991
- 1991-07-03 JP JP3162986A patent/JP2713510B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338974A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5380970A (en) * | 1976-12-27 | 1978-07-17 | Hitachi Ltd | Manufacture of resin shield type semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998053496A1 (en) * | 1997-05-19 | 1998-11-26 | Itt Manufacturing Enterprises, Inc. | A method for manufacturing encapsulated semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2713510B2 (en) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5248075A (en) | IC pin forming machine with integrated IC testing capability | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| CN205452275U (en) | Semiconductor device | |
| JP2713510B2 (en) | Electronic component manufacturing method | |
| KR100538020B1 (en) | Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame | |
| JPH02206153A (en) | Manufacture of semiconductor component and lead frame used therefor | |
| JP2003031595A (en) | Manufacturing method for semiconductor package, and the semiconductor package | |
| JP4025490B2 (en) | Manufacturing method of semiconductor device | |
| JPS61135145A (en) | Lead frame | |
| JPH0730042A (en) | Lead frame, for semiconductor device, semiconductor device using same, and manufacture thereof | |
| JPH03104148A (en) | Package for semiconductor integrated circuit | |
| JPS614263A (en) | Connecting tape for automatic gang bonding | |
| JPH02230760A (en) | Manufacture of semiconductor parts | |
| JP2839686B2 (en) | Film carrier tape and semiconductor device using this film carrier tape | |
| JPH0661378A (en) | Semiconductor device | |
| JP3057390B2 (en) | Electronic component manufacturing method | |
| JPS614264A (en) | Combination of connecting tape for automatic gang bonding and semiconductor element | |
| JPH04276648A (en) | Frame for electronic-component manufacture use; manufacture of electronic component using it; electronic component manufactured by same manufacture | |
| JPS59123247A (en) | Manufacture of semiconductor device | |
| JPH10284674A (en) | Semiconductor device and manufacture therefor | |
| JPH04364766A (en) | Manufacture of semiconductor device, and semiconductor device | |
| JPH09113576A (en) | Method and device for inspecting small element electrical characteristic | |
| JPH07202103A (en) | Manufacture of resin-sealed semiconductor device | |
| JPH0529159U (en) | Structure of lead frame for electronic parts | |
| JPH01215053A (en) | Lead frame and manufacture of semiconductor device using said lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |