JPS5920229B2 - ジヤンクタ障害検出方式 - Google Patents

ジヤンクタ障害検出方式

Info

Publication number
JPS5920229B2
JPS5920229B2 JP13292679A JP13292679A JPS5920229B2 JP S5920229 B2 JPS5920229 B2 JP S5920229B2 JP 13292679 A JP13292679 A JP 13292679A JP 13292679 A JP13292679 A JP 13292679A JP S5920229 B2 JPS5920229 B2 JP S5920229B2
Authority
JP
Japan
Prior art keywords
parity
data
switch
highway
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13292679A
Other languages
English (en)
Other versions
JPS5657385A (en
Inventor
達郎 三好
淳 平井
明 川田
「かおる」 徳永
恒男 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP13292679A priority Critical patent/JPS5920229B2/ja
Publication of JPS5657385A publication Critical patent/JPS5657385A/ja
Publication of JPS5920229B2 publication Critical patent/JPS5920229B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 本発明はTST方式のデイジタル電話交換機の通話路装
置におけるジヤンクタ障害検出方式に関 Jするもので
ある。
従来のかかる障害検出方式を第1図および第2図につい
て説明する。
第1図は時間σ)−空間(S)一時間a′)(すなわち
TST)方式のデイジタル電話交換機の通話路装置の構
成例を示すプロック図で 5ある。10〜1。
−,は各々m本の時分割ハイウエイHWOOゞHWm−
1 フHWn−10″HWn−1n1−,を収容したn
個の時間スィツチモジユール(TSW)を示す。この時
間スイツチモジュール10−1。一,は全て同一なので
、以下 4の記述は時間スイッチモジユール10に限つ
て行なう。20は空間スイツチモジユール(JSW)を
示す。
30は中央処理モジユールであり、通話路装置を制御し
交換動作を実行管理する。
この中]央処理モジユール30での制御はコントロール
リンクCLKを通して時間スイツチモジユール10〜1
n−1および空間スイツチモジユール20に指令を出し
、その応答をコントロールリンクCLKによつて集める
ことにより行なわれる。
これらの指令にはスイツチ閉成、スイツチ開放、障害情
報およびモジユール内部状態の読取等が含まれている。
時間スイツチモジユール10はデイジタル多重化された
時分割ハイウエイHWOO〜HWOnl−1をm本収容
している。この時分割ハイウエイHWOO−HWOnl
−,は、第1図に示すとおり上り、下り2本1組でデイ
ジタル化された加入者の音声信号が流れる。JO−Jn
−,は上り、下り2本が1組となつたn本のジヤンクタ
ハイウエイである。以下説明の都合上、上り時分割ハイ
ウエイから順次説明を加えていく。上り時分割ハイウエ
イはマルチプレクサ101に収容され、その音声信号は
マルチプレクサ101によつてさらに高度の多重化信号
となり、一次時間スイツチ(PSW)103に接がる。
一次時間スイツチ103によつて時間スイツチされた信
号は出側のジヤンクタハイウエイJ。により空間スイツ
チモジユール20へ接がる。空間スイツチモジユール2
0では空間スイツチモジユール20では空間分割スイツ
チ(SPSW)200によつてn本の上リジャンクタハ
イウエイがスイツチされ、出側のジヤンクタハイウエイ
即ち下りジヤンクタハイウエイへと接がる。これをさら
に詳細に述べるとジヤンクタハイウエイは当然多重化さ
れており、R個のタイムスロツトに分割されている。i
番目の時間スイツチモジユール11のジヤンクタハイウ
エイJiの上りaタイムスロツトの信号(加入者のデイ
ジタル化された音声)は空間分割スイツチ200により
目的のジヤンクタハイウエイJiの下りaタイムスロツ
トに現れる。それはそのままj番目の時間スイツチモジ
ユール1jへ収容される。即ち、空間分割スイツチ20
0によりi番目の時間スイツチモジユールからj番目の
時間スイツチモジユールヘモジユール間のスイッチング
が行なわれたことになる。この様に、空間分割スイツチ
ングが行なわれた下りジヤンクタハイウエイの信号は、
時間スイツチモジユール10〜1n−1内の二次時間ス
ィッチ(SSW)104べ接がる。
ここで、再び時間スイツチされデマルチプレクサ102
において分離され、時分割ハイウエイHWOO−HWO
m−1の下りハイウエイへ接がる。上述した様に、入力
信号はまず一次時間スイツチ103で時間スイツチ(別
名Tスイツチ)され、.次に空間分割スイツチ200で
空間スイツチ(別名Sスイッチ)され、更に二次時間ス
イツチ104で再び時間スイツチ(別名Tスイツチ)さ
れることによつて、完全な交換網を形成する。
この様な3段スイツチを通称TST方式と称している。
この様なTST方式の通話路装置においてパリテイ検査
によつて通話路の障害を検出する方式は従来から知られ
ている。
ところで従来のかかる方式を第1図について説明すると
、図中、PGはパリテイ情報を発生するパリテイジェネ
レータ、PCは各タイムスロツト内のデータのパリテイ
検査を行なうパリテイチエツカである。而して、上リジ
ヤンクタハイウエイにおいて、時間スイツチモジユール
10の一次時間スイツチ103の出側でパリテイジェネ
レータPGによつて各タイムスロツトのデータに対して
パリテイ情報を発生させ、タイムスロツト内のデータと
パリテイ情報とを合せて新しいタイムスロツト内データ
としてジヤンクタハイウエイに流す。このジャンクタハ
イウエイのタイムスロツト内データのパリテイ情報を空
間スイッチモジユール20の入側パリテイチエツカPC
で検査する。それと同時にタイムスロツト内データ(パ
リテイ情報を含む)は空間分割スイッチ200によつて
スイツチングされ下りジヤンクタハイウエイへと流れて
いく。このデータは時間スィッチモジユール10の二次
時間スイツチ104の入側のパリテイチエツカPCで再
びタイムスロツト内データのバリテイ検査が行なわれる
。第2図に障害発生の個所(X印で示す)とパリティエ
ラ(パリテイ検査エラ)検出個所(●印で示す)の関係
を示した。イの例では一次時間スイツチ103の出側と
空間スイツチモジユール20の入側の間に障害が発生し
た場合であり、空間スイッチモジユール20の入側のパ
リテイチエツカPCおよび二次時間スイッチ104の入
側のパリテイチエツカPCでバリテイエラが検出される
。しかも空間分割スイツチ200を通ることにより、各
タイムスロツトがスイツチングされパリテイエフラの発
生しているタイムスロツトが分散されるため、全時間ス
イツチモジユール10〜1n−,のパリテイチエツカP
Cにおいてバリテイエラが検出されることになる。
口の例は空間スイツチモジユール20の入側のパリテイ
チエツチPCと空間分割スイツチ200の入側回路の間
に障害が発生した場倉であり、二次時間スイツチ104
の入側のパリテイチエツカPCでパリテイエラが検出さ
れる。この場合もイで述べた理由により、全時間スイッ
チモジユール10〜1n−1のパリテイチエツカPCに
おいてパリテイエラが検出される。ハの例は空間分割ス
イッチ200の出側回路と空間スイツチモジユール20
の出側との間に障害が発生した場合であり、二次時間ス
イツチ104の入側のパリテイチエツカPCでパリテイ
エラが検出される。しかしこの場合は空間分割スイツチ
200の後位で障害が発生したため空間分割スイツチ2
00によるエラ分散がないので、障害を発生したハード
ウエアを含む下りジヤンクタハイウエイの接がる時間ス
イ゛ツチモジユールにおいてのみパリテイエラが検出さ
れる。二の例は空間スイッチモジユール20の出側と二
次時間スイツチ104の入側の間に障害が発生した場合
であり、二次時間スイツチ104の入側のパリテイチエ
ツカPCでパリテイエラが検出される。この場合もハと
同様に障害が発生したハードウエアの接がつていく時間
スイツチモジユールにおいてのみパリテイエラが検出さ
れる。ところで、この様な従来の方式においては以下の
ような欠点を有する。
まず、前記ハの障害と二の障害との区別がつかないこと
である。したがつて診断分解能が劣化する。次に、前記
イの障害と口の障害の場合、全時間スイツチモジユール
10〜1n−1と空間スイツチモジユール20で障害が
検出されることである。この障害は本来空間スイツチモ
ジユール20が検出して、制御回路201の動作により
コントロールリンクCLKを介して中央処理モジユール
30に報告され障害処理を行なうのが妥当である。しか
しながら、従来方式では各時間スイツチモジユールの制
御回路105でも障害処理を開始し相前後して中央処理
モジユール30に報告をすることになる。したがつて、
中央処理モジユール30へは数多くの報告が到来するこ
とになり、障害パターンが前記イ,口のいずれであるか
を発見するのに多大の労力と複雑な判断論理を必要とす
る。本発明は従来の上記欠点を除去するため、パリテイ
チエツク区間の設定を改良し、さらにエラ情報の後位へ
の伝搬を阻止することによつて、障害を早急かつ的確に
検出し得るようにしたもので、以下図面について詳細に
説明する。
第3図は本発明の第1の実施例を示すもので、図中10
〜1n−1はn個の時間スイツチモジユールで、マルチ
プレクサ101.デマルチプレクサ102、一次時間ス
イツチ103、二次時間スイツチ104、制御回路10
5よりなり、各々m本のデイジタル多重化された時分割
ハイウエイHWOOゝHWm−1,HWnH0″HWn
−1m−1を収容している。
20は空間スイツチモジユールで、空間分割スイツチ2
00と制御回路201とよりなる。
30は中央処理モジユール、JO−Jn−1はn本のジ
ャンクタハイウエイ、CLKはコントロールリンク、P
Gはパリテイ情報を発生するパリテイジェネレータ、P
Cは各タイムスロツト内のデータのパリテイ検査を行な
うパリテイチエツカであり、これらの構成、動作は以下
に述べる点を除いて第1図に示す従来例と同様である。
而して、第1図の従来例と異なる点は、時分割スイツチ
200の出力側(下リジヤンクタハイウエイの根元)に
パリテイチエツカPClとパリテイジェネレータPGl
を追加したことにある。この追加されたパリテイチエツ
カPClとパリテイジェネレータPGlの動作を以下に
述べる。すなわち、空間分割スイツチ200の出力にお
いて、各タイムスロツト内のデータのパリテイ情報をパ
リテイチエツカPClで検査する。さらに、上記データ
のうちパリテイ情報を削除したものをパリテイジェネレ
ータPGlへ与えあらためてパリテイ情報を発生させる
。この新しく発生させたパリテイ情報を他のデータ(空
間分割スイツチ200の出力データのうちパリテイ情報
を除いたもの)と合せて新しいタイムスロツト内データ
として下りジヤンクタハイウエイに流す。上記のパリテ
イチエツカPC,、パリテイジェネレータPG,の動作
により、空間分割スイツチ200以前に発生したパリテ
イエラは上記パリテイチエツカPClで検出され、,そ
れ以後の装置(ここでは時間スイツチモジユール10)
ではあ′らためてパリテイ情報が付加されているのでバ
リテイエラの検出は行なわれない。
本発明の障害検出方式を第2図(従来法)と対応させた
第4図についてさらに説明する。
第4図においてイ,口,ハ,二は第2図と同様に障害パ
ターンを示す。イの場合は空間スイツチモジユール20
の入側対応ジヤンクタハイウエイのパリテイチエツカP
Cがパリテイエラを検出する。さらに空間スイツチモジ
ユール20の出側の全ジヤンクタハイウエイのパリテイ
チエツカPClもパリテイエラを検出する。これらの障
害処理を行なうのは制御回路201であり、上記パリテ
イチエツカPC,PClは全て制御回路201の制御の
下にあるため、これらをまとめて一つの障害として処理
を行なえばよい。口の場合は空間スイツチモジユール2
0の出側の全ジャンクタハイウエイのパリテイチエツカ
PC,でパリテイエラが検出される。この場合は空間ス
イッチモジユール20の入側のパリテイチエツカPCで
パリテイエラが検出されていないので、イの場合と区別
できる。′〜の場合は障害を起こしたハードウエアが接
がる空間スイツチモジユール20の出側のパリテイチエ
ッカPClでパリテイエラが検出される。この場合は1
個のパリテイチエツカPClしかパリテイエラを検出し
ないので口の場合と区別できる。以上3種イ,口,ハの
障害は全て時間スイツチモジユール20でのみ検出され
制御回路201の制御の下にコントロールリンクCLK
を通して中央処理モジユール30に報告される。二の場
合は障害を発生したジヤンクタハイウエイの接がる時間
スイツチモジユールの二次時間スイツチ104の入側の
パリテイチエツカPCでのみパリテイエラが検出される
。この処理は時間スイツチモジユールで開始され、その
制御回路105がコントロールリンクCLKを通して中
央処理モジユール30に報告する。以上説明したように
、本発明方式においては4種の障害パターンは全て区別
でき、しかも1個の障害においては1個の制御回路から
のみしか障害報告が中央処理モジユール30に伝達され
ず、中央処理モジユール30の処理開始の要求の一元お
よび処理の簡略化が実現できる。
第5図は第2の実施例を示すものである。
第1の実施例においてイと口の障害パターンの区別の方
法について述べたが、この区別の方法では複雑となり制
御回路201における処理量の増大を招く。その様な問
題点を解決したのがこの実施例である。この実施例は、
空間スイツチモジユール20の入側のジヤンクタハイウ
エイにパリテイチエツカPC2とパリテイジェネレータ
PG2を追加し、このパリテイチエツカPC2とパリテ
イジェネレータPG2によつて、第1の実施例における
空間分割スイツチ200の出側のパリテイチエツカPC
l、パリテイジェネレータPGlと同様の機能を持たせ
たものである。すなわち、一次時間スイツチ103の出
側でパリテイジェネレータPGによつて各タイムスロツ
トのデータに対してパリテイ情報を発生させ、タイムス
ロツト内のデータとパリテイ情報とを合せて新しいタイ
ムスロット内データとしてジヤンクタハイウエイに流し
、このジヤンクタハイウエイのタイムスロツト内データ
のパリテイ情報を空間スイツチモジユール20の入側の
パリテイチエツカPC2でパリテイ検査を行ない、パリ
テイ情報を除去し、パリテイジェネレータPG2で残り
のデータに対するパリテイ情報を発生して、その新たな
パリテイ情報をタイムスロツト内データに組み入れるこ
とにより、パリテイエラ情報の後段への伝搬を阻止する
。この場合の障害処理の概要を第6図に示す。この第6
図は第2図および第4図と対応するものであり、第4図
と比較して口,ハ,二の障害パターンは全て同じなので
説明を省く。イの障害パターンにおいては、空間スイツ
チモジユール20の入側に付加したパリテイチエツカP
C2、パリテイジェネレータPG2のパリテイエラ情報
の後段への伝搬阻止機能により、パリテイチエツカPC
2でのみしかパリテイエラが検出されない。したがつて
、ィ,口,ハの各障害パターンの区別が容易となる。す
なわち、イの障害パターンでは空間スイッチモジユール
20の入側の1個のパリテイチエツカPC2でのみ検出
され、口の障害パターンでは空間スイツチモジユール2
0の出側の全てのパリテイチエツカPClで検出され、
ハの障害パターンでは空間スイツチモジユール20の出
側の1個のパリテイチエツカPClでのみ検出されるの
である。その他の構成、動作は前記第1の実施例と同様
である。′ 以上説明したように本発明の第1発明によれば、一次時
間スイツチの出側と空間スイツチモジユールの入側との
間に障害が発生した場合には空間スイッチモジユールの
入側対応ジヤンクタハイウエイの第1のパリテイチエツ
カと空間スイツチモジユールの出側の全ジヤンクタハイ
ウエイの第2のパリテイチエツカで検出され、空間スイ
ツチモジユールの入側と空間分割スイツチの入側回路と
の間に障害が発生した場合には空間スイツチモジユール
の出側の全ジャンクタハイウエイの第2のパリテイチエ
ツカで検出され、空間分割スイツチの出側回路と空間ス
イツチモジユールの出側との間に障害が発生した場合に
は障害を起こしたハードウエアが接がる空間スイツチモ
ジユールの出側の1個の第2のパリテイチエツカで検出
され、空間スイツチモジユールの出側と二次時間スイツ
チの入側との間に障害が発生した場合には障害を発生し
たジヤンクタハイウエイの接がる時間スイツチモジユー
ルの二次時間スイツチの入側の第3のパリテイチエツカ
で検出されるため、これら4種の障害パターンを全て区
別でき、障害処理に早急にかつ的確に対処し得る等の利
点がある。
また第2の発明によれば、上記の1番目の場合、即ち一
次時間スイツチの出側と空間スイツチモジユールの入側
との間に障害が発生した場合に、第3のパリテイジェネ
レータによりその後段には新たなパリテイ情報が付加さ
れて送られるため、第1のパリテイチエツカのみで検出
され、上記2番目、及び3番目の場合との区別がより容
易となり、より迅速な障害処理をなし得る等の利点があ
る。
【図面の簡単な説明】
第1図は従来方式を示す構成図、第2図は従来の動作概
要を示す説明図、第3図は本発明の第1の実施例を示す
構成図、第4図は第1の実施例の動作概要を示す説明図
、第5図は第2の実施例を示す構成図、第6図は第2の
実施例の動作概要を示す説明図である。 10〜1n−1・・・・・・時間スイツチモジユール、
20・・・・・・空間スイツチモジユール、30・・・
・・・中央処理モジユール、PC,PCl,PC2・・
・・・・パリテイチエツカ、PG.PGl,PG2・・
・・・・パリテイジェネレータ。

Claims (1)

  1. 【特許請求の範囲】 1 複数の時間スイッチおよび空間スイッチの各各が別
    モジュールとして構成されているTST方式のディジタ
    ル電話交換機の通話路装置において、時間スイッチモジ
    ュール内の一次時間スイッチの出側に第1のパリテイジ
    ェネレータを設定し、各タイムスロット毎のデータと前
    記データのパリテイ情報を発生させ、その両者を含めて
    ジャンクタタイムスロツト内のデータとして上りジャン
    クタハイウエイ内に流し、前記ジャンクタハイウエイは
    空間スイッチモジュール内の空間分割スイッチに接続し
    、前記接続点の前位にて第1のパリテイチェッカを設置
    し、ジヤンクタハイウエイの各タイムスロット毎のデー
    タのパリテイ検査を行ない、さらに前記空間分割スイッ
    チの出側にも第2のパリテイチェッカを付加し、該スイ
    ッチの出側情報の各タイムスロット毎のデータのパリテ
    イ検査を行ない、前記データからパリテイ情報を削除し
    たものを第2のパリテイジェネレータに入力して新たな
    パリテイ情報を作成し、前記パリテイ情報を削除したデ
    ータと新パリテイ情報とで新たなジヤンクタハイウエイ
    のタイムスロット内データを作成し、これを下りジヤン
    クタハイウエイに入力し、さらに前記下りジヤンクタハ
    イウエイは時間スイツチモジユール内の二次時間スイッ
    チに接続され、前記接続点の前位に第3のパリテイチェ
    ッカを設置し、下りジヤンクタハイウエイ内のタイムス
    ロット毎のデータのパリテイ検査を行なうことを特徴と
    するジヤンクタ障害検出方式。 2 複数の時間スイッチおよび空間スイッチの各各が別
    モジュールとして構成されているTST方式のディジタ
    ル電話交換機の通話路装置において、時間スイッチモジ
    ュール内の一次時間スイッチの出側に第1のパリテイジ
    ェネレータを設置し、各タイムスロット毎のデータと前
    記データのパリテイ情報を発生させ、その両者を含めて
    ジヤンクタタイムスロツト内のデータとして上りジャン
    クタハイウェイ内に流し、前記ジヤンクタハイウエイは
    空間スイッチモジュール内の空間分割スイッチに接続し
    、前記接続点の前位にて第1のパリテイチェッカを設置
    し、ジヤンクタハイウエイの各タイムスロット毎のデー
    タのパリテイ検査を行なつた後チェックしたデータから
    パリテイ情報を削除したデータを同じく前記接続点の前
    位に設置した第3のパリテイジェネレータに入力して、
    新たなパリテイ情報を作成し、前記パリテイ情報を削除
    したデータと新パリテイ情報とを新たなジヤンクタハイ
    ウエイのタイムスロット内データとして作成し前記空間
    分割スイッチに入力し、さらにその空間分割スイッチの
    出側にも第2のパリテイチェッカを付加し、該スイッチ
    の出側情報の各タイムスロット毎のデータのパリテイ検
    査を行ない、前記データからパリテイ情報を削除したも
    のを、第2のパリテイジェネレータに入力して新たなパ
    リテイ情報を作成し、前記パリテイ情報を削除したデー
    タと新パリテイ情報とで新たなジヤンクタハイウエイの
    タイムスロット内データを作成し、これを下りジヤンク
    タハイウエイに入力し、さらに前記下りジヤンクタハイ
    ウエイは時間スイッチモジュール内の二次時間スイッチ
    に接続され、前記接続点の前位に第3のパリテイチェッ
    カを設置し、下りジヤンクタハイウエイ内のタイムスロ
    ット毎のデータのパリテイ検査を行なうことを特徴とす
    るジャンクタ障害検出方式。
JP13292679A 1979-10-17 1979-10-17 ジヤンクタ障害検出方式 Expired JPS5920229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13292679A JPS5920229B2 (ja) 1979-10-17 1979-10-17 ジヤンクタ障害検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13292679A JPS5920229B2 (ja) 1979-10-17 1979-10-17 ジヤンクタ障害検出方式

Publications (2)

Publication Number Publication Date
JPS5657385A JPS5657385A (en) 1981-05-19
JPS5920229B2 true JPS5920229B2 (ja) 1984-05-11

Family

ID=15092727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13292679A Expired JPS5920229B2 (ja) 1979-10-17 1979-10-17 ジヤンクタ障害検出方式

Country Status (1)

Country Link
JP (1) JPS5920229B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0515413B8 (pt) 2004-09-17 2021-05-25 Ajinomoto Kk uso de um sal de ácido glutâmico com aminoácido básico

Also Published As

Publication number Publication date
JPS5657385A (en) 1981-05-19

Similar Documents

Publication Publication Date Title
US4413335A (en) Fault recovery apparatus for a PCM switching network
CN108802517A (zh) 一种就地化保护装置的测试方法及系统
CN112511378A (zh) 智能变电站过程层交换机性能测试系统及方法
EP0093523A1 (en) Digital switching network for telecommunications exchange
US4881229A (en) Test circuit arrangement for a communication network and test method using same
JPS5920229B2 (ja) ジヤンクタ障害検出方式
US4081662A (en) Clock supervision in digital systems
US3351721A (en) Method and switching arrangement for preventing improper settings in devices of telephone exchange installations
SE420972B (sv) Kopplingsanordning for en indirekt styrd formedlingsanleggning, serskilt telefonformedlingsanleggning
EP0696399B1 (en) Tele- and data communication system
EP0335510A2 (en) A data path checking system
EP1291662B1 (en) Debugging system for semiconductor integrated circuit
JPS60123778A (ja) 自動テスト装置
NL8303009A (nl) Schakelstelsel.
SU1474665A1 (ru) Устройство дл сопр жени двух вычислительных машин
KR100321441B1 (ko) 교환기의 중계선 감시 기능 수행 방법
CN206990721U (zh) 一种用于信号集中监测系统的单盘测试平台
GB1570113A (en) Telecommunication switching systems
SU734626A1 (ru) Устройство дл диагностики релейно-контактных схем
JPS5834076B2 (ja) パイロツトシケンホウシキ
JP3176834B2 (ja) バス通信装置
KR0120613Y1 (ko) 불량구간추적이 용이한 디지탈 가입자 보드 시험장치
JPS5919659B2 (ja) 試験用ハイウェイ選択方式
JP2825049B2 (ja) 高能率回線診断方式
JPS6184950A (ja) 交換システム