JPS59198788A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59198788A JPS59198788A JP7427083A JP7427083A JPS59198788A JP S59198788 A JPS59198788 A JP S59198788A JP 7427083 A JP7427083 A JP 7427083A JP 7427083 A JP7427083 A JP 7427083A JP S59198788 A JPS59198788 A JP S59198788A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- view
- semiconductor device
- copper block
- perspective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は高出力高周波トランジスタなどの半導体装置
に用いられる支持基板の構造に関するものである。
に用いられる支持基板の構造に関するものである。
第１図は従来のこの種の半導体装置の構成を示す斜視図
、第２図はその１１−［Ｉ線を含む垂直面での断面図、
第３図はこれに用いるベリリア基板の斜視図である。図
において、＋１＋は金属などからなる放熱基体、（２）
はその上に取付けられたベリリア基板、（２ａ）はその
上に形成されたメタライズ部、（３）はコレクタ外部リ
ード、（４）はエミッタ外部リード、（５）はベース外
部リード、（６）は半導体素子、（７）は金属細線であ
る。
、第２図はその１１−［Ｉ線を含む垂直面での断面図、
第３図はこれに用いるベリリア基板の斜視図である。図
において、＋１＋は金属などからなる放熱基体、（２）
はその上に取付けられたベリリア基板、（２ａ）はその
上に形成されたメタライズ部、（３）はコレクタ外部リ
ード、（４）はエミッタ外部リード、（５）はベース外
部リード、（６）は半導体素子、（７）は金属細線であ
る。
半導体素子（６）は半田などによってべＩＪ ＩＪア基
板（２）上のコレクタメタライズ部（２ａ）上に接尾さ
れ、エミッタおよびベース各電極は金屑細線（７）によ
って外部リード（４）および（５）にそれぞれ接続され
ている。また、コレクタ部はコレクタメタライス部（２
ａ）を介して外部リード（３）に接続されている。
板（２）上のコレクタメタライズ部（２ａ）上に接尾さ
れ、エミッタおよびベース各電極は金屑細線（７）によ
って外部リード（４）および（５）にそれぞれ接続され
ている。また、コレクタ部はコレクタメタライス部（２
ａ）を介して外部リード（３）に接続されている。
上記構成部品の内、ベリリア基板（２）は熱放散、電気
絶縁性等にすぐれた特性を有し、高出力高周波トランジ
スタには欠かせない部品として多種のものが用いられて
いる。しかし、ベリリア磁器の加工は公害の面でも問題
があり、コスト的にも高価なものであり、安価な半導体
装置を供給するに当って大きな障害となっている。
絶縁性等にすぐれた特性を有し、高出力高周波トランジ
スタには欠かせない部品として多種のものが用いられて
いる。しかし、ベリリア磁器の加工は公害の面でも問題
があり、コスト的にも高価なものであり、安価な半導体
装置を供給するに当って大きな障害となっている。
この発明は以上のような点に鑑みてなされたもので、ア
ルミナ基板を用い、その一部を銅ブロックで置き換える
ことによって、熱放散、電気絶縁性の劣らない基板を実
現し、安価な半導体装置を提供するものである。
ルミナ基板を用い、その一部を銅ブロックで置き換える
ことによって、熱放散、電気絶縁性の劣らない基板を実
現し、安価な半導体装置を提供するものである。
第４図はこの発明の一実施例に用いるアルミナ基板と銅
ブロックとの斜視図、第５図はこれらを組合わせた基板
の斜視図である。図示のように、アルミナ基板（８）に
は凹部（９）が設けられ、その凹部（９）にはメタライ
ズが施されており、銀ろうなどによって銅ブロック（１
０）が取９つけられる。第６図はこの基板を用いた半導
体装置の断面図で、半導体素子（６）は銅ブロック（１
０）の上に半田などで接着され、コレクタ部とコレクタ
外部リード（３）との接続は銅ブロック（１０）を介し
て行なわれている。その他の構成は従来例と同じである
。
ブロックとの斜視図、第５図はこれらを組合わせた基板
の斜視図である。図示のように、アルミナ基板（８）に
は凹部（９）が設けられ、その凹部（９）にはメタライ
ズが施されており、銀ろうなどによって銅ブロック（１
０）が取９つけられる。第６図はこの基板を用いた半導
体装置の断面図で、半導体素子（６）は銅ブロック（１
０）の上に半田などで接着され、コレクタ部とコレクタ
外部リード（３）との接続は銅ブロック（１０）を介し
て行なわれている。その他の構成は従来例と同じである
。
この実施例の構成では、銅ブロック（ｌＯ）を厚くして
、アルミナ基板（８）の凹部（９）の底面の銅ブロック
（ｌＯ）を接着させる部分の厚さを薄くすることによっ
て、従来のべＩＪ ＩＪア基板と同等の熱放散を可能な
らしめ、また、電気絶縁性についても差はなく、ベリリ
ア基板の代りに高出力高周波トランジスタ用として十分
使用でき、コスト的にも安価となる。
、アルミナ基板（８）の凹部（９）の底面の銅ブロック
（ｌＯ）を接着させる部分の厚さを薄くすることによっ
て、従来のべＩＪ ＩＪア基板と同等の熱放散を可能な
らしめ、また、電気絶縁性についても差はなく、ベリリ
ア基板の代りに高出力高周波トランジスタ用として十分
使用でき、コスト的にも安価となる。
第７図はこの半導体装置を高出力高周波用ハイブリッド
集積回路に使用した例を示す斜視図で、放熱板（１１）
の上にアルミナ基板（１２）が取りつけられ、その上に
導体で形成されたコンデンサ０３）、コイルθ４）、小
出力用半導体素子（図示せず）などによって回路が構成
され、その最終段の高出力段にこの発明になる半導体装
置０５）が半田などによって設置されている。
集積回路に使用した例を示す斜視図で、放熱板（１１）
の上にアルミナ基板（１２）が取りつけられ、その上に
導体で形成されたコンデンサ０３）、コイルθ４）、小
出力用半導体素子（図示せず）などによって回路が構成
され、その最終段の高出力段にこの発明になる半導体装
置０５）が半田などによって設置されている。
以上説明したように、この発明では半導体素子を装着す
る絶縁基板にアルミナ基板を用いその一部に凹部を設け
、これを銅ブロックで埋め、この銅ブロックに半導体素
子をマウントするようにしたので、従来のベリリア基板
を用いた場合と熱放散性、電気絶縁性ともに劣らない安
価な半導体装置が得られる。
る絶縁基板にアルミナ基板を用いその一部に凹部を設け
、これを銅ブロックで埋め、この銅ブロックに半導体素
子をマウントするようにしたので、従来のベリリア基板
を用いた場合と熱放散性、電気絶縁性ともに劣らない安
価な半導体装置が得られる。
第１図は従来の半導体装置の構成を示す斜視図、第２図
は第１図の■−■線を含む垂直面での断面図、第３図は
これに用いられるべＩＪ リア基板の斜視図、第４図は
この発明の一実施例に用いるアルミナ基板と銅ブロック
との斜視図、第５図はこれらを組合わせた基板の斜視図
、第６図はこの発明の一実施例を示す断面図、第７図は
この発明になる半導体装置を高出力高周波ハイブリッド
集積回路に使用した例を示す斜視図である。 図において、（６）は半導体素子、（８）はアルミナ基
板、（９）は凹部、（１０１は銅ブロックである。 なお、図中同一符号は同一または相当部分を示ず０ 代理人 大岩増雄 第１図 第３図 第４図 第５図 第７図 〜 １２
は第１図の■−■線を含む垂直面での断面図、第３図は
これに用いられるべＩＪ リア基板の斜視図、第４図は
この発明の一実施例に用いるアルミナ基板と銅ブロック
との斜視図、第５図はこれらを組合わせた基板の斜視図
、第６図はこの発明の一実施例を示す断面図、第７図は
この発明になる半導体装置を高出力高周波ハイブリッド
集積回路に使用した例を示す斜視図である。 図において、（６）は半導体素子、（８）はアルミナ基
板、（９）は凹部、（１０１は銅ブロックである。 なお、図中同一符号は同一または相当部分を示ず０ 代理人 大岩増雄 第１図 第３図 第４図 第５図 第７図 〜 １２
Claims (1)
- （１） アルミナ基板の一生面部に凹部を設け、この
凹部に銅ブロックを取りつけ、この銅ブロツク上に半導
体素子を装着してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7427083A JPS59198788A (ja) | 1983-04-25 | 1983-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7427083A JPS59198788A (ja) | 1983-04-25 | 1983-04-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198788A true JPS59198788A (ja) | 1984-11-10 |
Family
ID=13542256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7427083A Pending JPS59198788A (ja) | 1983-04-25 | 1983-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198788A (ja) |
-
1983
- 1983-04-25 JP JP7427083A patent/JPS59198788A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH033290A (ja) | 電子回路アセンブリ用サーマルシヤント及びその製造方法 | |
| KR950000203B1 (ko) | 전력용 반도체 장치 | |
| JPH07142674A (ja) | パワ−モジュ−ル | |
| JPH04137756A (ja) | 混成集積回路 | |
| JPS59198788A (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH06112361A (ja) | 混成集積回路 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JP2745940B2 (ja) | 半導体装置 | |
| JPH04247645A (ja) | 金属基板の実装構造 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPS60206673A (ja) | サ−マルヘツド | |
| JP2603101B2 (ja) | 電子部品搭載用基板 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| JPH05335480A (ja) | 電力用半導体モジュール | |
| JPH0414852A (ja) | 半導体装置 | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JPS61113251A (ja) | トランジスタ装置 | |
| JPS59189658A (ja) | セラミツクパツケ−ジおよびその製造方法 | |
| JPH03276649A (ja) | 電子装置 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH05226518A (ja) | 混成集積回路装置 |