JPS59196675A - フレ−ム間符号化制御方式 - Google Patents
フレ−ム間符号化制御方式Info
- Publication number
- JPS59196675A JPS59196675A JP58070910A JP7091083A JPS59196675A JP S59196675 A JPS59196675 A JP S59196675A JP 58070910 A JP58070910 A JP 58070910A JP 7091083 A JP7091083 A JP 7091083A JP S59196675 A JPS59196675 A JP S59196675A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coding
- encoding
- buffer memory
- coding parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する分野）
本発明はフレーム間符号化装置において符号化効率の向
上及び画品質の改善を図ったフレーム間符号化制御方式
に関するものである。
上及び画品質の改善を図ったフレーム間符号化制御方式
に関するものである。
（従来の技術）
第１図は従来のフレーム間符号化装置の構成の一例を示
す。
す。
ここで、１は信号入力端子、２は減算器、３は予測回路
、４は量子化回路、５は加算器、６はバッファメモリ、
７は符号出力端子、８は符号化パラメータ選択回路、９
は符号化パラメータ制御回路、１０は予測ループ回路で
ある。
、４は量子化回路、５は加算器、６はバッファメモリ、
７は符号出力端子、８は符号化パラメータ選択回路、９
は符号化パラメータ制御回路、１０は予測ループ回路で
ある。
この装置は信号入力端子］よりディジクル化されたテレ
ビジョン信号が入力され、減算器２では予測回路３よシ
得られる予測画素値を入力信号から引いて予測誤差信号
を得る。量子化回路４は予測誤差信号を量子化して加算
器５に出力し、１だ伝送符号をバッファメモリ６に送出
する。ここで、伝送符号には生起確率の高い信号に短い
符号、生起確率の低い信号に長い符号を割当てて平均符
号長を短くシ、高能率化を図るように構成されている。
ビジョン信号が入力され、減算器２では予測回路３よシ
得られる予測画素値を入力信号から引いて予測誤差信号
を得る。量子化回路４は予測誤差信号を量子化して加算
器５に出力し、１だ伝送符号をバッファメモリ６に送出
する。ここで、伝送符号には生起確率の高い信号に短い
符号、生起確率の低い信号に長い符号を割当てて平均符
号長を短くシ、高能率化を図るように構成されている。
加算器５は量子化された値に前記予測゛回路３からの予
測画素値を加えて予測回路３に送出するが、予測回路３
は例えば入力信号の近傍のＮ個（Ｎは１，２．・ ）
の画素値の線形和を予測信号として出力するものである
。バッファメモリ６は人力される符号の長さの異々る符
号テークを伝送路の伝送速度（で整合させて符号出力端
子７より出力する。
測画素値を加えて予測回路３に送出するが、予測回路３
は例えば入力信号の近傍のＮ個（Ｎは１，２．・ ）
の画素値の線形和を予測信号として出力するものである
。バッファメモリ６は人力される符号の長さの異々る符
号テークを伝送路の伝送速度（で整合させて符号出力端
子７より出力する。
バッファメモリ６のオーバーフローラ防止ｆ ルために
、符号化パラメータ選択回路８はバッファメモリ６の占
有量を入力し、占有量に応じて予測ループ回路１００量
子化特性、全フィールド符号化／駆落し符号化モード、
全ランプル符号インザブサンプル符号化モード等を切替
える符号化パラメータ情報を出力する。符号化パラメー
タ制御回路９は符号化パラメータ選択回路８から符号化
パラメータ情報を入力し、この情報に従って量子化特性
、全フィールド符号化／駆落し符号化モ・−ド、全サン
プル符号化／ザブサンプル符号化モードを切替える。即
ち、バッファメモリの占有量が大きくなると符号化モー
ドを切替えて発生情報を低減する。
、符号化パラメータ選択回路８はバッファメモリ６の占
有量を入力し、占有量に応じて予測ループ回路１００量
子化特性、全フィールド符号化／駆落し符号化モード、
全ランプル符号インザブサンプル符号化モード等を切替
える符号化パラメータ情報を出力する。符号化パラメー
タ制御回路９は符号化パラメータ選択回路８から符号化
パラメータ情報を入力し、この情報に従って量子化特性
、全フィールド符号化／駆落し符号化モ・−ド、全サン
プル符号化／ザブサンプル符号化モードを切替える。即
ち、バッファメモリの占有量が大きくなると符号化モー
ドを切替えて発生情報を低減する。
１〜かし、このような制御を行う場合、次の時点で情報
発生が減小してバッファメモリの占有量が急減し、符号
化モードが情報発生を増加させるモードに切替わり、そ
の結果再びバッファメモリの占有量が増大して情報削減
のモードに切替わる。
発生が減小してバッファメモリの占有量が急減し、符号
化モードが情報発生を増加させるモードに切替わり、そ
の結果再びバッファメモリの占有量が増大して情報削減
のモードに切替わる。
このように制御系が不安定になり易いために符号化モー
ドの切替えにより、粗し量子化の領域、駆落しの領域、
サブサンプルの領域などの劣化のある領域と、劣化のな
い領域とが空間的、時間的に交互に現われることになり
、大きな劣化が知覚きれるという欠点がある。
ドの切替えにより、粗し量子化の領域、駆落しの領域、
サブサンプルの領域などの劣化のある領域と、劣化のな
い領域とが空間的、時間的に交互に現われることになり
、大きな劣化が知覚きれるという欠点がある。
（発明の目的）
本発明はこのような欠点を解決するために、情報発生の
削減を目的とする符号化バラノークをタイマにより監視
し、符号化パラメータの切羽わりが頻繁に起こることを
防止することにより符号化画品質の改善を図るものであ
り、以下図面について詳組・に説明する。
削減を目的とする符号化バラノークをタイマにより監視
し、符号化パラメータの切羽わりが頻繁に起こることを
防止することにより符号化画品質の改善を図るものであ
り、以下図面について詳組・に説明する。
（発明の構成および作用）
第２図は本発明の一実施例の構成を示すブＵツク図でち
り、】】は遅延回路、１２は符号化パラメータ設定回路
を示し、その他の符号１〜７と９及び１０は第１図で説
明したものと同じである。信号入力端子１よりディジタ
ル化されたテレビジョン信号が入力され、減算器２では
予測回路３より得られる予測画素値を入力信号から引い
て予測誤差信号を得る。量子化回路４は予測誤差信号を
量子化して加算器５に送出し、また伝送符号をバックア
メモリに送出する。ここで伝送符号には為生起確率の高
い信号に短い符号、生起確率の低い信号に長い符乞を割
当てて平均符号長を媛〈シ、高能率化を図るよう構成さ
れている。加算器５は量子化された値に前ａＣ予測回路
からの予測画素値を加えて予測回路に送出する。予測回
路は一般に入力（３号の近傍のＮ個（Ｎは１，２．・・
）の画素値の線形和を予測信号として出力するもの
である。
り、】】は遅延回路、１２は符号化パラメータ設定回路
を示し、その他の符号１〜７と９及び１０は第１図で説
明したものと同じである。信号入力端子１よりディジタ
ル化されたテレビジョン信号が入力され、減算器２では
予測回路３より得られる予測画素値を入力信号から引い
て予測誤差信号を得る。量子化回路４は予測誤差信号を
量子化して加算器５に送出し、また伝送符号をバックア
メモリに送出する。ここで伝送符号には為生起確率の高
い信号に短い符号、生起確率の低い信号に長い符乞を割
当てて平均符号長を媛〈シ、高能率化を図るよう構成さ
れている。加算器５は量子化された値に前ａＣ予測回路
からの予測画素値を加えて予測回路に送出する。予測回
路は一般に入力（３号の近傍のＮ個（Ｎは１，２．・・
）の画素値の線形和を予測信号として出力するもの
である。
バッファメモリ６は入力される符号の長さの異なる符号
データを伝送路の伝送速度に整合させて符号出力端子７
より出力する。
データを伝送路の伝送速度に整合させて符号出力端子７
より出力する。
ここまでの動作は第１図の場合と全く同じである。
次に、符号化パラメータ設定回路１２はバッファメモリ
６よυバッファメモリ占有量を、１だ遅延回路】】より
符号化パラメータ情報を入力し、占有量と符号化パラメ
ータ情報に応じて予測ループ回路１０の量子化特性、全
フィールド符号化／駆落し符号化モード、全サンプル符
号化／ヴブヅンブル符号化等の符号化モードを決定し、
符号化モードを示す符号化パラメータ情報を遅延回路１
１、符号化パラメータ制御回路９に出力する。
６よυバッファメモリ占有量を、１だ遅延回路】】より
符号化パラメータ情報を入力し、占有量と符号化パラメ
ータ情報に応じて予測ループ回路１０の量子化特性、全
フィールド符号化／駆落し符号化モード、全サンプル符
号化／ヴブヅンブル符号化等の符号化モードを決定し、
符号化モードを示す符号化パラメータ情報を遅延回路１
１、符号化パラメータ制御回路９に出力する。
遅延回路１１は入力される符号化パラメータ情報を一定
時間遅延して出力する。まだ符号化バラメーク制御回路
９は符号化パラメータ情報に応じて量子化特性、全フィ
ールド符号化／駆落し符号化モード、全サンプル符号化
／ザブサンプル符号化モードを切替える〇 簡単のため全フィールド符号化／駆落し符号化モードを
切替える場合について説明する。
時間遅延して出力する。まだ符号化バラメーク制御回路
９は符号化パラメータ情報に応じて量子化特性、全フィ
ールド符号化／駆落し符号化モード、全サンプル符号化
／ザブサンプル符号化モードを切替える〇 簡単のため全フィールド符号化／駆落し符号化モードを
切替える場合について説明する。
このとき予測ループ回路１ｏは例えば第３図のように構
成される。
成される。
第３図において、切替回路】３をＡ倶］に固定した時（
弓、全フィールド符号化で符号化され、］フレーム毎に
Ａ側、Ｂ側に交互に切替えだ時はフレーム駆落し符号化
で符号化されるものである。
弓、全フィールド符号化で符号化され、］フレーム毎に
Ａ側、Ｂ側に交互に切替えだ時はフレーム駆落し符号化
で符号化されるものである。
次に符号化パラメータ設定回路１２は第４図に示すよう
に、例えば閾値回路１４とセットリセットフリップフロ
ップ１５を用いて構成される。
に、例えば閾値回路１４とセットリセットフリップフロ
ップ１５を用いて構成される。
寸ず閾値回路１４はバッフアノモリ６から得られるバッ
ファメモリ占有量を入力し、所定の閾値と比較し、バッ
ファメモリ占有量が閾値より大きい時に１１１１を出力
する。セットリセットフリップフロノブ１５は閾値回路
１４の出力＋１１ｎによりセットされ、符号化パラメー
タ情報１１″を遅延回路１１及び符号化パラメータ制御
回路９に出力する。
ファメモリ占有量を入力し、所定の閾値と比較し、バッ
ファメモリ占有量が閾値より大きい時に１１１１を出力
する。セットリセットフリップフロノブ１５は閾値回路
１４の出力＋１１ｎによりセットされ、符号化パラメー
タ情報１１″を遅延回路１１及び符号化パラメータ制御
回路９に出力する。
この符号化パラメータ情報により符号化装置は全フィー
ルド符号化モードから駆落し符号化モードに切替わる。
ルド符号化モードから駆落し符号化モードに切替わる。
即ち、符号化パラメータ制御回路９は切替回路１３をＡ
側のモード（全フィールド符号化モード）から、１フレ
ーム毎にＡ側、Ｂ側交互に切替わるモード（駆落し符号
化モード）に変える制御信号を出力する。このように符
号化による情報発生を制限するモードになりで１号化が
続けられる。
側のモード（全フィールド符号化モード）から、１フレ
ーム毎にＡ側、Ｂ側交互に切替わるモード（駆落し符号
化モード）に変える制御信号を出力する。このように符
号化による情報発生を制限するモードになりで１号化が
続けられる。
遅延回路１１により一定時間遅延さねた符号化パラメー
タ情％ ’ｌ １ ＮはセントリセントフリップフＩＪ
ツブ１５のリセット端子に入力され、この時に初めてセ
ットリセットフリップフロノブ１５の出力はり七ノドさ
れる。即ち、七ソトリセノ１フリップフロップ１５の出
力は一定時間遅延 Ｉｌｌに固定さね、・・ノファメモ
リ占有量にかかわらず省号化モードが固定される。
タ情％ ’ｌ １ ＮはセントリセントフリップフＩＪ
ツブ１５のリセット端子に入力され、この時に初めてセ
ットリセットフリップフロノブ１５の出力はり七ノドさ
れる。即ち、七ソトリセノ１フリップフロップ１５の出
力は一定時間遅延 Ｉｌｌに固定さね、・・ノファメモ
リ占有量にかかわらず省号化モードが固定される。
ここでは、簡単のため全フィールド右号化／駆落し符号
化モードの切替えについてのみ述べたが、閾値回路を複
数設け、種々の閾値に対し２てセントリセットフリップ
フロップ及び遅延回路をそれぞれ設けることにより、量
子化特性、全サンプル符号化／サブザンプル符号化モー
ドについても同様に制御できることは明らかである。
化モードの切替えについてのみ述べたが、閾値回路を複
数設け、種々の閾値に対し２てセントリセットフリップ
フロップ及び遅延回路をそれぞれ設けることにより、量
子化特性、全サンプル符号化／サブザンプル符号化モー
ドについても同様に制御できることは明らかである。
（効 果）
以上説明したように、本発明は符号化モードが頻繁に切
替わることを防止しているため符号化画品質が改善でき
ると込う利点がある。
替わることを防止しているため符号化画品質が改善でき
ると込う利点がある。
第１図は従来のフレーム間符号化装置の構成を示す図、
第２図は本発明の一実施例の構成を示すブロック図、第
３図ｉ−１第２図の予測ループ回路の構成を示す図、第
４図は第２図の符号化パラメータ設定回路の構成を示す
図である。 ｌ ・ ・・・信号入力端子、 ２ ・・・減算！Ｙ
。 ３ ・・・・・・予測回路、 ４ ・・・・・ 量子化
回路、５ ・・・加η器、 ６ ・・・・・・・ノ゛
ノンアメモリ、７ ・・・・・・・・・符号出力端子、
８ ・・・・ 鉛丹化パラメータ選択回路、 ９ ・
・−・ 符号化パラメータ制御回路、１０・・・・・・
・ 予測ループ回路、１１・・・・ 遅延回路、１２
・・・・・・ 符号化パラメータ設定回路、 】３・・
・・切替回路、１４ ・・・・ 閾値回路、］ ５
・川セソトリセノｌフリソグフロングＯ
第２図は本発明の一実施例の構成を示すブロック図、第
３図ｉ−１第２図の予測ループ回路の構成を示す図、第
４図は第２図の符号化パラメータ設定回路の構成を示す
図である。 ｌ ・ ・・・信号入力端子、 ２ ・・・減算！Ｙ
。 ３ ・・・・・・予測回路、 ４ ・・・・・ 量子化
回路、５ ・・・加η器、 ６ ・・・・・・・ノ゛
ノンアメモリ、７ ・・・・・・・・・符号出力端子、
８ ・・・・ 鉛丹化パラメータ選択回路、 ９ ・
・−・ 符号化パラメータ制御回路、１０・・・・・・
・ 予測ループ回路、１１・・・・ 遅延回路、１２
・・・・・・ 符号化パラメータ設定回路、 】３・・
・・切替回路、１４ ・・・・ 閾値回路、］ ５
・川セソトリセノｌフリソグフロングＯ
Claims (1)
- ディンタル化されたテレビジョン信号を予測符号化して
量子化した代表値の符号をバッファメモリにより伝送速
度に整合させて伝送し、伝送された符号全復号してテレ
ビジョン信号を得るテレビジョン信号高能率符号化装置
において、バッファメモリに入力される符号量を可変と
するだめの２通９以上の符号化モードを有し、バッファ
メモリ占有量が定められた閾値を越えたことにより与え
られる符号化パラメータ情報により前記符号化モードを
切替える手段と、その切替えられた符号化モードを一定
時間固定させる手段とを有することを特徴とするフレー
ム間符号化制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58070910A JPS59196675A (ja) | 1983-04-23 | 1983-04-23 | フレ−ム間符号化制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58070910A JPS59196675A (ja) | 1983-04-23 | 1983-04-23 | フレ−ム間符号化制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59196675A true JPS59196675A (ja) | 1984-11-08 |
Family
ID=13445137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58070910A Pending JPS59196675A (ja) | 1983-04-23 | 1983-04-23 | フレ−ム間符号化制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59196675A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61148987A (ja) * | 1984-12-24 | 1986-07-07 | Hitachi Ltd | フレ−ム間符号化モ−ド制御方式 |
| JPS61208977A (ja) * | 1985-03-14 | 1986-09-17 | Fujitsu Ltd | 画像帯域圧縮符号化装置 |
| JPS62262590A (ja) * | 1986-05-09 | 1987-11-14 | Mitsubishi Electric Corp | 情報発生量制御回路 |
| JPS62272790A (ja) * | 1986-05-21 | 1987-11-26 | Mitsubishi Electric Corp | 符号化制御回路 |
| JP2009030313A (ja) * | 2007-07-26 | 2009-02-12 | Panasonic Electric Works Co Ltd | ドア枠 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857836A (ja) * | 1981-09-30 | 1983-04-06 | Nec Corp | 予測符号化装置 |
-
1983
- 1983-04-23 JP JP58070910A patent/JPS59196675A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857836A (ja) * | 1981-09-30 | 1983-04-06 | Nec Corp | 予測符号化装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61148987A (ja) * | 1984-12-24 | 1986-07-07 | Hitachi Ltd | フレ−ム間符号化モ−ド制御方式 |
| JPS61208977A (ja) * | 1985-03-14 | 1986-09-17 | Fujitsu Ltd | 画像帯域圧縮符号化装置 |
| JPH0476274B2 (ja) * | 1985-03-14 | 1992-12-03 | Fujitsu Ltd | |
| JPS62262590A (ja) * | 1986-05-09 | 1987-11-14 | Mitsubishi Electric Corp | 情報発生量制御回路 |
| JPS62272790A (ja) * | 1986-05-21 | 1987-11-26 | Mitsubishi Electric Corp | 符号化制御回路 |
| JP2009030313A (ja) * | 2007-07-26 | 2009-02-12 | Panasonic Electric Works Co Ltd | ドア枠 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707738A (en) | Adaptive process for the coding and decoding of a sequence of pictures by transformation and devices for performing this process | |
| US5386234A (en) | Interframe motion predicting method and picture signal coding/decoding apparatus | |
| CA2084006C (en) | Information source encoding apparatus | |
| JPH0686262A (ja) | 画像符号化装置 | |
| US5689307A (en) | Encoding and decoding systems for transmitting moving pictures | |
| US20170295367A1 (en) | Video coder providing implicit coefficient prediction and scan adaptation for image coding and intra coding of video | |
| EP0402149B1 (en) | Coding device | |
| EP0260721B1 (en) | Method and apparatus for coding motion image signal | |
| JPS59196675A (ja) | フレ−ム間符号化制御方式 | |
| US6898322B2 (en) | Coding method, coding apparatus, decoding method and decoding apparatus using subsampling | |
| JP3089941B2 (ja) | 画像間予測符号化装置 | |
| JPH04275790A (ja) | 画像処理装置 | |
| JPS61164390A (ja) | 動画像信号のフレ−ム間、フレ−ム内適応予測符号化装置 | |
| JP2638109B2 (ja) | ループ内フィルタ | |
| JPH03113979A (ja) | 動画像符号化装置 | |
| JPS5814688A (ja) | フレ−ム内予測符号化装置 | |
| JPS6212214A (ja) | 可変長符号化方式における非線形量子化モ−ド切替装置 | |
| JP3517795B2 (ja) | 画像符号化装置 | |
| JP3363476B2 (ja) | 符号化装置及びその方法 | |
| JP2831732B2 (ja) | Ｐｃｍ符号化装置 | |
| JPH089374A (ja) | 符号化情報量制御装置 | |
| JPH0662391A (ja) | 動画像予測符号化方法 | |
| JPH022357B2 (ja) | ||
| EP1874060A2 (en) | Video coder providing implicit or explicit prediction for image coding and intra coding of video | |
| JPH06217286A (ja) | 画像符号化装置 |