JPS59195826A - レジスト塗布装置 - Google Patents
レジスト塗布装置Info
- Publication number
- JPS59195826A JPS59195826A JP6918783A JP6918783A JPS59195826A JP S59195826 A JPS59195826 A JP S59195826A JP 6918783 A JP6918783 A JP 6918783A JP 6918783 A JP6918783 A JP 6918783A JP S59195826 A JPS59195826 A JP S59195826A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist
- elastic ring
- vacuum chuck
- chuck plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coating Apparatus (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術外野〕
この発明は、レジストを塗布するためのスピナーを改良
したレジスト塗布装置に関する。
したレジスト塗布装置に関する。
近年、′−子ビーム描画技術を用・ハで、サブミクロン
の寸法をもつＬＳＩの製造が行なわれるようになった。
の寸法をもつＬＳＩの製造が行なわれるようになった。
電子ビームは焦点深度が深いと言われ、下地基板の平坦
度についてはさほど関心が払われていなかった。
度についてはさほど関心が払われていなかった。
発明者らは、電子ビームによる描画では加速電圧を従来
の２０ Ｋ Ｖから５０ＫＶまで高圧化した方が有利で
ちることをみいだした。ところが、加速電圧をあげると
共に焦点深度が浅くなることが判明したみこれは、空間
電荷効果の減少に伴い、電子ビームのボケが小さくなる
ためと考えられる。
の２０ Ｋ Ｖから５０ＫＶまで高圧化した方が有利で
ちることをみいだした。ところが、加速電圧をあげると
共に焦点深度が浅くなることが判明したみこれは、空間
電荷効果の減少に伴い、電子ビームのボケが小さくなる
ためと考えられる。
焦点深度りの測定を行なったところ、近似的に次の式が
成立することが判明した。
成立することが判明した。
Ｄ ＝ 、ｔぐ ・ ｄ／α
ここでαは最終段レンズの収束半値角、ｄはビームの直
径、Ｋは加速′電圧等に依存する比例定数で加速猷圧５
ｏｉｃｖ時における値は２００ （ｍ ｒａｄ ）であ
る。ビームの直径０．１８ｍ１収束半１直角１０ｍｒａ
ｄでは焦点深度は２．５μｍ程度となる。
径、Ｋは加速′電圧等に依存する比例定数で加速猷圧５
ｏｉｃｖ時における値は２００ （ｍ ｒａｄ ）であ
る。ビームの直径０．１８ｍ１収束半１直角１０ｍｒａ
ｄでは焦点深度は２．５μｍ程度となる。
ＬＳＩの製造プロセスを辿ったウェーノーは、５０μｍ
以上の凹凸がある。これを平坦化するために、静電気力
を用いる静電チャッキング技術が開兄されている。第１
図は従来用いられている靜′疏チャック装置である。等
電性基板１旧上に絶縁誘電層１０２を被着してなる本体
１０３、及びこの静電チャック本体１０３上に載置され
るウェーハ基板１０４と導電性基板１０１との間に高電
圧を印加する電源１０５から構成され、上記導電性基板
１０１とウェー・・基板１０４とが電極として作用する
ものとなっている。
以上の凹凸がある。これを平坦化するために、静電気力
を用いる静電チャッキング技術が開兄されている。第１
図は従来用いられている靜′疏チャック装置である。等
電性基板１旧上に絶縁誘電層１０２を被着してなる本体
１０３、及びこの静電チャック本体１０３上に載置され
るウェーハ基板１０４と導電性基板１０１との間に高電
圧を印加する電源１０５から構成され、上記導電性基板
１０１とウェー・・基板１０４とが電極として作用する
ものとなっている。
ところが、芙際に静電チャックを用いると、期待される
ような平坦さは得られなかった。この１つの、９ 因は
、スピナーベレジストを塗布する際にレジストがウェー
ハ裏面にまわシこむことであること盆つきとめた。第２
図において、２０１はウェーハ基板、２０２はウェーハ
上面に塗布されたレジスト、２０３はウェーハ裏面に貰
わりこんだレジストである。
ような平坦さは得られなかった。この１つの、９ 因は
、スピナーベレジストを塗布する際にレジストがウェー
ハ裏面にまわシこむことであること盆つきとめた。第２
図において、２０１はウェーハ基板、２０２はウェーハ
上面に塗布されたレジスト、２０３はウェーハ裏面に貰
わりこんだレジストである。
第３図は、従来のレジスト塗布装置である。
３０１は、真空チャック板、３０２は吸着ｎＪ ３０３
はウェーハである。この様な方法でレジスｉ・ヲ’ｙ工
１−ハ上に塗布すると、基板裏面にレジストが廻シ込ん
でしまう。
はウェーハである。この様な方法でレジスｉ・ヲ’ｙ工
１−ハ上に塗布すると、基板裏面にレジストが廻シ込ん
でしまう。
このようなレジストのまわシこみは、光露光技術の分野
でも問題とされ、スピナーを最後に超高速回転すること
でと９除いていた。電子ビーム描画技術の場合は、レジ
ストの分子量が光レジストよフはるか警て大きく、粘度
が高い。それゆえスピナーを最後に高速回転させても、
レジストのまわりこみ゛は防げなかった。このような方
法でレジスト塗布した場合のまわシこみレジストの厚さ
ｈ（第２図）は１〜７μｍもあった。このため第１図に
示す、ウェーノ・基板１０４が斜めに傾いて載置された
。
でも問題とされ、スピナーを最後に超高速回転すること
でと９除いていた。電子ビーム描画技術の場合は、レジ
ストの分子量が光レジストよフはるか警て大きく、粘度
が高い。それゆえスピナーを最後に高速回転させても、
レジストのまわりこみ゛は防げなかった。このような方
法でレジスト塗布した場合のまわシこみレジストの厚さ
ｈ（第２図）は１〜７μｍもあった。このため第１図に
示す、ウェーノ・基板１０４が斜めに傾いて載置された
。
本発明は電子ビームレジストの基板塗布時に、該レジス
トが基板裏面にまわりこまないようなレジスト塗布装置
を提供することである。
トが基板裏面にまわりこまないようなレジスト塗布装置
を提供することである。
本発明の骨子は、基板に対するレジスト塗布装置の真空
チャック板に弾性リング、例えばゴムのリングを組み込
むことによｐレジストが基板裏に廻り込まないようにし
た点にある。
チャック板に弾性リング、例えばゴムのリングを組み込
むことによｐレジストが基板裏に廻り込まないようにし
た点にある。
基板櫻面に廻シ込もうとしたレジストを除去することに
よシ、中外な７ラツトネスが得られた。
よシ、中外な７ラツトネスが得られた。
第４図は、レジストが基板裏面に姉９込まないようにし
た本発明による装置の一実施例を示している。４０１は
真空チャック板、４０２は吸着溝、４０３はウェーハ、
４０４はゴムのリングである。
た本発明による装置の一実施例を示している。４０１は
真空チャック板、４０２は吸着溝、４０３はウェーハ、
４０４はゴムのリングである。
このような方法で、真空チャック板４旧の中にゴムのリ
ング４０４を入れるが、その時ゴムリング４０４の厚さ
は真空チャック板４０１よシ多少茜めにしておく。真空
チャック板４０１の上に、ウェーノー４０３ヲノせ、ゴ
ムリング４０４の１隅のはｌホ中心に、ウェーハ４０３
の縁がくるようにしておくことにより、ウェーノ・４０
３の裏面に廻シ込もうとしたレジストを除去することが
出来、第２図に示すｈが１μ１−ｒｌ以下になった。
ング４０４を入れるが、その時ゴムリング４０４の厚さ
は真空チャック板４０１よシ多少茜めにしておく。真空
チャック板４０１の上に、ウェーノー４０３ヲノせ、ゴ
ムリング４０４の１隅のはｌホ中心に、ウェーハ４０３
の縁がくるようにしておくことにより、ウェーノ・４０
３の裏面に廻シ込もうとしたレジストを除去することが
出来、第２図に示すｈが１μ１−ｒｌ以下になった。
Ｍ１図は従来の静電チャック装置を示す構成図、第２図
は従来のレジストを塗布したウェーノ・の状態を示す説
明図、第３図（ａ） 、 （ｂ）は従来のレジスト塗布
装置の構成を示す各々平面図及び断面図、第４図（ａ）
、 （ｂ）は本発明の一実施例を示す各々平面図及び
断面図である。 ４０１・・・真空チャック板、４０３・・・ウェーノー
、４０４・・ゴムリング。 代理人 弁理士 則 近 憲 佑（ほか１名）第 １
図 １ρ３ 第８図
は従来のレジストを塗布したウェーノ・の状態を示す説
明図、第３図（ａ） 、 （ｂ）は従来のレジスト塗布
装置の構成を示す各々平面図及び断面図、第４図（ａ）
、 （ｂ）は本発明の一実施例を示す各々平面図及び
断面図である。 ４０１・・・真空チャック板、４０３・・・ウェーノー
、４０４・・ゴムリング。 代理人 弁理士 則 近 憲 佑（ほか１名）第 １
図 １ρ３ 第８図
Claims (1)
- 基板上に、レジストを塗布するスピンナにおいて、前記
基板を固定する真空チャック板の基板周辺位置に弾性リ
ングを設け、該弾性リングの上面は非チャック時に前記
真空チャック板より多少突出させ、該弾性リングの幅の
ほぼ中心に、その縁がくる様に前記基板を配置し、前記
基板を真空吸着する際、該基板の縁が前記弾性り／グに
多少くい込むことによシ、前記基板裏面にレジストが、
−Ｚわシ込まないようにしたことを特徴とするレジスト
塗布装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6918783A JPS59195826A (ja) | 1983-04-21 | 1983-04-21 | レジスト塗布装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6918783A JPS59195826A (ja) | 1983-04-21 | 1983-04-21 | レジスト塗布装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195826A true JPS59195826A (ja) | 1984-11-07 |
Family
ID=13395468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6918783A Pending JPS59195826A (ja) | 1983-04-21 | 1983-04-21 | レジスト塗布装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195826A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133222A (ja) * | 1984-12-04 | 1986-06-20 | Denki Kagaku Kogyo Kk | エポキシ樹脂組成物 |
| JP2018533763A (ja) * | 2015-10-29 | 2018-11-15 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ装置用基板テーブル、および基板の装填方法 |
-
1983
- 1983-04-21 JP JP6918783A patent/JPS59195826A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133222A (ja) * | 1984-12-04 | 1986-06-20 | Denki Kagaku Kogyo Kk | エポキシ樹脂組成物 |
| JPH0477013B2 (ja) * | 1984-12-04 | 1992-12-07 | Denki Kagaku Kogyo Kk | |
| JP2018533763A (ja) * | 2015-10-29 | 2018-11-15 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ装置用基板テーブル、および基板の装填方法 |
| JP2020118983A (ja) * | 2015-10-29 | 2020-08-06 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ装置用基板テーブル、および基板の装填方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554611A (en) | Electrostatic chuck loading | |
| JPS60214532A (ja) | パタ−ン形成方法 | |
| US20240096668A1 (en) | Method for producing an individualization zone of an integrated circuit | |
| US20240128119A1 (en) | Method for producing an individualization zone of an integrated circuit | |
| JPS59195826A (ja) | レジスト塗布装置 | |
| EP0138254A1 (en) | Electrostatic chuck and loading method | |
| JPS63244844A (ja) | イメージ形成方法 | |
| US5186788A (en) | Fine pattern forming method | |
| JPH0458167B2 (ja) | ||
| JPS59197133A (ja) | レジスト塗布装置 | |
| JP2657392B2 (ja) | 回転処理装置 | |
| US20240113040A1 (en) | Method for producing an individualization zone of an integrated circuit | |
| JPS60153124A (ja) | 塗膜形成方法 | |
| JPS59500436A (ja) | 電子ビ−ム／光学的ハイブリドリソグラフイツクレジスト法 | |
| JPS59195827A (ja) | レジスト塗布装置 | |
| JPS5893327A (ja) | 微細加工法 | |
| JPH046086B2 (ja) | ||
| JP2002100558A (ja) | 厚膜レジスト塗布方法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPH01187926A (ja) | マスク及びレチクルの製造方法 | |
| JPH0632673Y2 (ja) | レジスト塗布装置 | |
| JPS62113134A (ja) | 微細パタ−ンの形成方法 | |
| KR0164611B1 (ko) | 레지스트 패턴 형성방법 | |
| JPH02295107A (ja) | 半導体装置の製造方法 | |
| JPS5934632A (ja) | Ｘ線マスクの製造方法 |