JPS59194222A - 電流制御装置 - Google Patents

電流制御装置

Info

Publication number
JPS59194222A
JPS59194222A JP6776083A JP6776083A JPS59194222A JP S59194222 A JPS59194222 A JP S59194222A JP 6776083 A JP6776083 A JP 6776083A JP 6776083 A JP6776083 A JP 6776083A JP S59194222 A JPS59194222 A JP S59194222A
Authority
JP
Japan
Prior art keywords
load
current
electric valve
time
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6776083A
Other languages
English (en)
Inventor
Toshiaki Kudo
工藤 俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6776083A priority Critical patent/JPS59194222A/ja
Publication of JPS59194222A publication Critical patent/JPS59194222A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は直流電源からチョッパやインバータ等の電気弁
を持つ装置を介して電力が供給される負荷の電流を制御
する装置に関する。
〔発明の技術的背景とその問題点〕
半導体技術の進歩(二よって、サイリスクやトランジス
タ等の磁気弁は大容量化、萬速化し、多くの分野で使用
されるよう(二なつでいる。制御も高度化し、磁気弁を
介して直流tシWから負荷に供給される電流をフィード
バック制御するものも多くなってきている。その−例は
、第1図に従来の一般的な構成例を示すチョッパ装置で
ある。
第1図(二おいて、lは直流電源、2はトランジスタや
ゲートターンオフサイリスタ (GTO)等の電気弁、
3は直流型m機等の負荷、4は磁気弁2のオフ時(二貝
荷゛硫流を循環させるだめのフライホイールダイオード
、5は負荷3の電流工を検出する電流検出器、6は電流
指令値辻と検出也流工との差を求める減算器、7はヒス
テリシス特性を有する比較器、8は比較器7の出力(ニ
ルじて゛磁気弁2をオンオンするための駆純回路である
′磁気弁2がオン(閉)していると負荷3(二直流電源
lの電圧が印加され、オフ(開)しているときは直流′
電源lは負荷3から切p離される。従って、電気弁2を
オンオフすること(二よって負荷3に印加される電圧を
制御でき、その結果負荷3に流れる電流を制御できるこ
とは明らかである。諷算器6、比較器7は検出器5で検
出された負荷電流■がその指令値工*(二追従するよう
(二電気弁2のオンオフを駆動回路8を介して制御する
制御部である。
第2図は負荷3が誘導性負荷の場合の第1図の制御装置
の動作例を示すタイムチャートである。
第2図でtalは電流指令値工8、iblは検出器5で
検出された負荷電流1 、(C1は減算器6の出力、(
d)は比較器7の出力である。比較器7の出力が高レベ
ルのときに電気弁2はオンし、低レベルのときにオフす
るように駆動回路8が動作する。
第2図C:おいて、時刻t。で負荷′嘔流工が指令値工
8よりも小さく、比較器7は篩レベル信号を出力してい
るので電気弁2はオンする。負荷3(二は直流電源1の
電圧が印加されるので、負荷電流■は負荷30時定数に
応じて増加する。負荷電施工が増加することによって、
指令値−との偏差(■1−I)は時刻t1で第2図(C
)に点線で示すように比較器7に設定さI’tたヒステ
リシス幅に到達し、比較器7の出力は低レベル(二な勺
、電気弁2はオフする。磁気弁2がオフすることによっ
て直流電源1は負荷3から切!ll離され、負荷3(−
流れていた電流工はフライホイールダイオード2へ循環
し、負荷3の両端電圧はほぼ0(二なるので時刻t1以
後負荷電流工は減少する。負荷電流■が減少すること(
二よシ、指令値工”との偏差は比較器7(二設定された
ヒステリシス幅だけ変化し、時刻t2で比較器7の出力
が高レベルになυ″礒気弁2がオンして負荷電施工は再
び増加し始める。以降同様(′″−′屯気弁磁気オンオ
フによって負荷電流Iは増減をく9返す。第2図には時
刻t3で竜流指令値工1が変化した場合の動作をも示し
ている。この場合も前述と同様の動作で負荷竜流工は指
令値I*f二追従するよう(二制御される。
以上の説明のよう(二、第1図の16制御回路によって
負荷電施工と指令値工8との偏差(I*−I)が比較器
7に設定されたヒステリシス幅内になるように制御され
る。従って、比較器7(二設定するヒステリシス幅が負
荷電施工のリップルとなり、ヒステリシス幅を小さく設
定することによって負荷電施工のリップルを小さくする
ことができる。
しかしながら、ヒステリシス幅を小さくして負荷電施工
のリンプルを小さくすることは電気弁のオンオフ周期、
すなわちスイッチング周波数が高くなることを意味し、
スイッチング損失の増加を招く結果となる。スイッチン
グ損失としては電気弁自身のオンオフ時の損失と、第1
図(二は示していないがスイッチング時のサージ電圧等
(二よる′電気弁の破損を防ぐためのスナバ回路の損失
とがある。スイッチング周波数と損失とはほぼ比例し、
スイッチング周波数を尚くすると電気弁およびスナバ回
路の構成素子が熱破壊する可能性がある。
従って、電気弁およびスナバ回路の容量(ニルじて許さ
れるスイッチング周波数以下になるように電気弁2のオ
ンオフを制御することが要求される。
このために、第1図の従来の制御回路では比較器7に設
定するヒステリシス幅を調整すること(−よってスイッ
チング周波数が上限値を超えないようにしていた。しか
しながら、従来の制御回路(二よるスイッチング周波数
は直流電源”1あるいは負荷30条件(二依存する点が
多く、これらの条件が明確にならないと、比較器7に設
定するヒステリシス幅を決められなかった。すなわち、
第2図に示したよう喘二第1図の制御回路でのスイッチ
ング周波数は比較器7のヒステリシス幅と、負荷−流I
の変化率口依存して決まる。負荷電施工の変化率は電源
゛電圧1の電圧が大きいほど大きく、また負荷3のリア
クタンスが大きいほど小さくなる。更セ、負荷3が直流
゛電動機のよう−に逆起電圧を生じる場合(二は、その
迎起゛元圧の大きさ(−も負荷電流Iの変化率は依存す
る。従ってスイッチング周波数を決めるため(二設定さ
れる比較器7のヒステリシス幅は、負荷条件多るいは電
源条件が明確(二ならなければ設定することができず、
これらの条件が変化するとヒステリシス幅も再調整しな
ければならないというf雑さがあった。また、負荷3が
直流電動機のよう(二進起電圧を生じ、その逆起電圧が
速度(二よって変化するような場合は、逆起電圧の大き
さく二よってスイッチング周波数も変化し、比較器7の
ヒステリシス幅を最適(二設定することが困難であると
いう欠点を有していた。
〔発明の目的〕
本発明は以上のような従来装置の欠点(二鑑みなされた
ものでちゃ、電気弁のスイッチング周波数が電源や負荷
条件4二余り影響されない電流制御装置を提供すること
を目的とする。
〔発明の概要〕
上記目的を達成するため(二本発明では、負荷電流と電
流指令値との大小関係を比較するための比較器と、その
比較器から出力される電流の大小関係を表わす信号を遅
延するための遅延回路とを用い、この遅延回路の出力信
号を用いて′電気弁をオンオフ制御する。この結果、電
気弁のスイッチング周波数は遅延回路の遅延時間で決め
られ、電源条件および負荷条件口は余シ依存されないよ
う(=なる。
〔発明の実施例〕
以下、実施例の図面を参照しながら本発明のよシ詳細な
説明をする。
第3図は本発明をチョッパ装置に適用したときの一実施
例を示す回路構成図であシ、第1図と同一機能を有する
ものは同一符号を付けて説明を省略する。
第3図C二おいて、9は減算器6から出力される負荷電
施工と指令値I*との偏差(I”−I)の極性に応じた
信号を出力する比較器、10は比較器9の出力を遅延す
るための遅延回路で、遅延した信号を駆動回路8(−与
える。
第4図は第3図の動作を示すタイムチャートであ夛、t
ai ハ電m 指令値I”、Ib)ハ負荷mm I 、
tel’);!減算器6の出力として得られる電流偏差
、(diは比較器9の出力、telは遅延回路lOの出
力である。
第4図(−おいて、時刻t。で負荷−施工は指令値工8
よシも大きく、電気弁2はオフしている。時刻to以降
、負荷電施工は減少し続け、時刻t1で電流偏差I”−
Iが負から正に変化するので、比較器9の出力も低レベ
ルから高レベル(二液化する。しカーし、遅延回路10
の出力、すなわち駆動回路8への入力は変化しないため
、電気弁2はオフ状態を維持し、負荷電施工は更(二減
少し続ける。時刻t1から遅延回路10に設定された遅
延時間を経た後の時刻t2で、遅延回路10の出力は低
レベルから高レベルC二変化し、電気弁2はオンする。
従って、負荷電施工は時刻t2以降増加する。負荷電施
工が増加し続けること(二よシ、電流偏差は時−刻t、
で正から負(二なシ、比較器9の出力も高レベルから低
レベルζ二変化するが、遅延回路10の出力は時刻t3
よりも遅れた時刻t4で高レベルから低レベル(二液化
して電気弁2がオフされる。時刻k(二示すよう(=電
流指令値工8が変化した場合も同様の動作をする。
このよう(ニジて、第1図の従来の制御回路の場合と同
様(二、第3図の制御回路でも負荷電施工がその指令値
工8の上下で変化しながら、指令値(二追従する。
さて、第3図の実施例(二おける制御装置のスイッチン
グ周波数(二ついて次に考える。説明を簡単にするため
負荷3は純誘導性と考える。(抵抗を持つ負荷であって
も、負荷の時定数(ニルべてスイッチング周期が短かけ
れば抵抗分を無視することができる。) E、を直流電源1の電圧、LおよびEbを負荷3のイン
ダクタンスおよび逆起電圧とすれば、電気弁2がオンし
ているときの負荷電施工は次式で与えられる。
また、電気弁2がオフしているときの負荷電流■は、負
荷3の両端電圧を0として、次のよう(二与えられる。
遅延回路10に設定される遅延時間をTdとすれば、第
4図口おける電流偏差0の時刻t1からTd後の時刻t
2での負荷−電流I (tz)は2式から次のようC二
なる。
時刻t2で電気弁2がオンし、負荷゛峨施工が増加し続
けて、電流偏差がOC:なる時刻t、までの時間(ta
  t2)は(1)式から次のようになる。
同様にして、時刻t4の負荷電施工(t4)および時刻
t4から時刻り、までの時間は(5)および(6)式で
与えられる。
I(tJ−I*十八へk・Td L(5)式 時刻t1からLs ’Eでの時間(ts  tx)が一
連のスイッチング周期であり、この時間をT、とすれば
、T。
は次のようになる。
Ts””Td+(ts  t2)+Ta+(t+  t
Jすなわち、スイッチング周期T、は(7)式で示され
るよう(−1電源1の電圧E、に対する負荷3の逆起電
圧Ebの比率(Eb/E、)l−依存されるが、負荷3
のインダクタンスLl二は依存されないことが分かる。
第5図は′−圧比Eb/Ei (二対するスイッチング
周期T、の関係を示したもので、(7)式から作図した
ものである。この図で電圧比(Eb/E−)がOあるい
は1近辺でのスイッチング周期T6の変化は非常(二大
きくなっているが、通常はこの領域での運転は行なわれ
ない。なぜなら、この領域は市θI1.を増加(Eb/
に、 = 1 )、あるいは減少(F4/E、−〇 )
する能力がないからである。通常の運転領域である電圧
比が05前後の5Q囲ではスイッチング周期T、の変化
は殆んどないことが分かる。また変動しても、スイッチ
ング周期T、は電圧比が0.5の場合よシも必らず大き
くなシ、スイッチング周波数が低くなるので、′元圧比
0.5の場合のスイッチング周波数を遅延時間Tdで規
定することで上限スイッチング周波数を定めることがで
きる。従って、電気弁2およびそのスナバ回路の容量で
定まる許容損失を超えないスイッチング周波数とするこ
とが容易である。
以上、本発明をチョッパ装置に適用した場合の実施例を
説明したが、本発明はチョッパ装置C二限られるもので
はない。
本発明の第2の実施例として、第6図(二示す単相イン
バータへの適用例を次(二説明する。
第6図(二おいて、IP、INは直流電源、2P、 2
Nは電気弁、3は負荷、5は電流検出器、6は減算器、
9は比較器、10は遅延回路、11は反転回路、8P、
8Nは電気弁2P、2Nの駆動回路である。
直流電源および電気弁をそれぞれ2個有して、負荷3(
二対して正負の電圧を印加できるようになっているが、
その動作は第1図あるいは第3図で示したチョッパ装置
と余や変らない公知の王回路である。すなわち、両電気
弁2P、2Nは交互(ニオンじ−、一方のオン期間じ他
方はオフしている。従って、負荷3(−は′電気弁2P
がオンしている期間は正の電圧が、電気弁2Nがオンし
ている期間は負の電圧がそれぞれ印加され、正負の電流
(交流)を負荷3(二供給することができる。
電気弁が2個になっているため、同じ特性の駆動回路8
P、8Nがそオtぞれの電気弁2P、2Nのオンオフの
ため(二設けられる。
電流制御部は殆んどチョッパ装置と同じで、検〜出器5
で検出した負荷30′屯流Iを指令値工8と減算器6で
減算し、その偏差(r”−i )の極性(ニルじたレベ
ルの信号を出力する比較器9の出力を遅延回路10で遅
延する。遅延回路10の出力を正1tlllの駆動回路
8Pに、また反転回路11で遅延回路10の出力を反転
した信号を負側の駆動回路に与える。
第7図は第6図の実施例の動作を示すタイムチャートで
ある。talは電流指令値■”および検出器5で検出さ
れた負荷3の電流I 、 tb)は試算器6の出力であ
る磁流偏差(I*−I)、telは比較器9の出力、t
dlは遅延回路10の出力、telは反転回路11の出
力である。
第7図において、時刻t。で正側の電気弁2Pはオフし
、負側の電気弁2Nがオンしているので、負荷3には負
の電圧が直流′電源INから印加され、負荷電施工は減
少する。減少する負荷′電流Iは時刻t。
で指令値I*と等しくなL電流偏差(工”−工)が負か
ら正(=変るため比較器9の出力は低レベルから高レベ
ルへ変化する。比較器9の出力が変化してから、遅延回
路10の出方も遅延時間を経た時刻t2で低レベルから
高レベルへ変化する。この間、電気弁2Nがオン状態で
あるので負荷′峨施工は減少し続けている。時刻t2で
遅延回路1oの出力が高レベル(二なること(二上って
駆動回路8Pi二よって正側の電気弁2Pがオンされる
と同時(二、遅延回路1oの出力を反転回路11で反転
した信号を用いて駆動回路8Nによシ負側の電気弁2N
はオフされる。その結果、負荷3には血流電源IPから
正の電圧が印加され、時刻t2以降負荷電流lは増加す
る。
負荷電ME Iが指令値工8よシも大きくなる時刻t3
で比較器9の出力は高レベルから低レベルへ変化し、そ
の時刻t3がら遅延回路10に設定された遅延時間だけ
遅れた時刻t4で遅延回路1oの出方は低レベル(二、
反転回路11の出力は高レベルに変化し、再び電気弁2
Pがオフし、磁気弁2Nがオンする。
従って負荷電流iは再び減少する。
以上のように両゛電気弁2P、2Nが交互(ニオンする
ように制御され、負荷電施工は指令値工8に追従して変
化する。第7図1二は電流指令値I*が変化した場合の
動作も示している。この場合の動作も前述の動作と変る
ところはなく、負荷電施工は指令値工1;追従する。
第6図におけるスイッチング周期T、を第3図の実施例
の場合と同様に直流電源IP、INの元圧金それぞれE
、/2 、負荷3の逆起電圧を負側の直流電圧からの電
位差Ebとして表わせば(η式と同じ関係式が得られる
以上のよう(二、第6図の単相インバータ装置へ適用し
た本発明の実施例でも、電源条件や負荷のインダクタン
ス値に依頼されないスイッチング周波数となる。簡単の
ために第6区の実施例の説明では省略したが、実際のイ
ンバータ装置(−おける電気弁、すなわちサイリスタや
トランジスタはオフ指令を与えてからオフ能力を回復す
るまでに遅れを生じる。このオフ能力を回復する前(二
新しくオンする方の電気弁をオンすると、両電気弁が同
時(二導通状態となり、血流電源を短絡し、過大な短絡
域流が流れて電気弁を破壊することがある。
このことを防ぐため(二実際のインバータ装置では、オ
フ惧」屯気方(′−オノ指令を与えてから、完全(二オ
フ能力を回復する時間を経過した後(ニオン側電気弁(
′″−オン指令与えるのが一般的である。
このようにオン側指令をオフ側指令よりも遅らせること
は本発明の実施の妨げ(二なるものではない。このオン
指令を遅らせる時間を含めて遅延回路の遅延時間と考え
れば、前述の実施例の説明に何等変るところはない。
第8図および第9図は本発明を他の構成のインバータ装
置へ適用した場合の実施例を示す回路図である。
第8図は単相インバータ装置の主回路構成が第6図の場
合と異なるもので、11VAL/)血流電源1と4個の
電気弁21P 、 21N 、 22P 、 22Nで
構成される。
制御回路部は第6図の実施例と全く同じであシ、正側の
駆動回路8P i二よって磁気弁21P 、 22Pが
、負側の駆動回路8N によって電気弁21N ; 2
2Nがそれぞれオンオフされる。磁気弁2IP 、 2
2Pがオンし、残シの磁気弁21N 、 22Nがオフ
し千いるときは直流電源1から正の電圧が負荷3の両端
(−印加され、21P 、 22Pがオフし、21N、
22Nがオンしているときは負荷30両端には負のig
圧が印加さJする。従って、第8図の実施例(二おける
動作は第6図の実施例の場合と全く同じでるることが分
かる。
第9図は3相インバータ装置への実施例で6D、6 個
(D ”i4 気弁2P’U 、 2PV 、 2P%
’V、 2NU 、 2NV 。
2NWで構成される公知の3相インバータから3相負荷
3に供給される各相の′屯θ+L Iu + Iv+ 
Iwを制御するものである。この場合は単相インバータ
を3相設けたのと等価であシ、各相の゛磁流を検出する
ため(二3個の亜流検出器5U、 5V、 5Wが設け
られ、それぞれの指令値IU*l IV*l I−に各
相′電流In、 Iv、 Iwが追従するよう(二、同
一構成の゛小流ItjlJ御回t% 12U 、 12
V 、 12W T: ’Cレソi”L、 ’tBIJ
 iNJ サfl−ル。各電流制御回路12U 、 1
2V 、 12Wはそれぞれ、第6図あるいは第8図の
制御回路と同じ構成でめジ、正側i気弁2PU (2P
V 、 2PW) ト負R41l ’4 気升2NU 
(2NV。
2NW )とを交互にオンオンするととf二よって各相
の磁流を制御する。こQように3相インバータの場合に
も本発明では単相インバータと変らない効果を得ること
ができる。
3碧インバータの場合には、−相を電圧制御し残りの2
相だけを電流制御することで3相の電流を制御すること
ができることから、スイッチング回数を減らすため1相
の電気弁のオンオフを全期間あるいは出力周期の一部期
間だけ制限することがある。このような場合(二対して
も、その電流制御をする相(二対して本発明を適用でき
ることは明らかである。
また、本発明(二よるスイッチング周期は第5図(1示
されるように、負荷条件や゛電源条件(二余カ依存され
ないが、負荷の逆起電圧の大きさく二上って変化する。
しかし、その変化する量は明確であるから、必要であれ
ば逆起電圧の大きさく1応じて遅延回路の遅延時間を変
化させて、よりスイッチング周波数を厳密(二規定する
こともできる。“峨源′覗圧を逆起電圧の大きさに応じ
て変えることも同様の効果がある。
〔発明の効果〕
以上説明したよう(二、本発明によれば、負荷のインダ
クタンスに関わりなくスイッチング周波数を規定するこ
とができる。また、負荷が逆起電圧を生じるものであっ
ても、逆起電圧の大きさとスイッチング周波数とは簡単
な関係(二なp、スイッチング周波数の上限を容易(二
規定することができる。このことから、−気弁およびそ
のスナバ回路をスイッチング損失による熱破損から保護
することが容易となる。また、負荷のインピーダンスが
分からなくても制御装置のみでスイッチング周波数の設
定が可能であるため、制御装置の調整労力が軽減される
利点を持っている。
【図面の簡単な説明】
第1図はチョッパ装置く二速用した従来の電流制御装置
の構成図、第2図は第1図の制御装置の動作を示すタイ
ムチャート−1第3図は本発明のチョッパ装置への実施
例を示す回路構成図、第4図は第3図の実施例の動作を
示すタイムチャート図、第5図は第3図の実施例による
スイッチング周期を説明するだめのグラフ、第6図は不
発明の単相インバータ装置への実施例を示す回路構成図
、第7図は第6図の実施例の動作を示すタイムチャート
図、第8図、第9図は本発明の他の装置への実施例を示
す回路構成図である。 1、IP、11寸・・・iヒθfu電源、2、2P、 
2N、 2IP、 21N、 22P、 22N、 2
PU、 2PV、 2PW、 2NTJ。 2NV、 2NW・・・・・・電気弁、3   ・・・
・・・負荷、 4    ・・・・・・ダイオード、 5 、5Ut 5V+ 5W ・−・・’K a 検出
器、6   ・・・・・・減算器、 7   ・・・・・・比較器、 8、8P、 8N ・・・駆動回路、 9   ・・・・・・比較器、 10    ・・・・・・遅延回路、 11    ・・・・・・反転回路、 12U 、 12V、 12W−−4a ’1ilj 
m 回路(7317)  代理人 弁理士 則 近 点
 佑(ほか1名)第  1wJ 第 2 図 第 3 図 第  4 図 第 6 図 第 7YIA

Claims (1)

    【特許請求の範囲】
  1. 直流電源から電気弁を介して電力が供給される負荷の電
    流を、前記電気弁のオンオフ動作(二よって制御するよ
    う(ニした電流制御14]装置(二おいて、前記負荷(
    =流れる電流を検出する検出器と、この検出器で検出さ
    れた電流信号を指令信号と比較して両信号の大小碗係に
    応じた信号を出力する比較器と、この比較器の出力信号
    を遅延する遅延回路とを備え、この遅延回路の出方信号
    を用いて前記電気弁のオンオフを16制御することを特
    徴とする電流制御装置。
JP6776083A 1983-04-19 1983-04-19 電流制御装置 Pending JPS59194222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6776083A JPS59194222A (ja) 1983-04-19 1983-04-19 電流制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6776083A JPS59194222A (ja) 1983-04-19 1983-04-19 電流制御装置

Publications (1)

Publication Number Publication Date
JPS59194222A true JPS59194222A (ja) 1984-11-05

Family

ID=13354214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6776083A Pending JPS59194222A (ja) 1983-04-19 1983-04-19 電流制御装置

Country Status (1)

Country Link
JP (1) JPS59194222A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260311A (ja) * 1985-03-28 1986-11-18 コルモーゲン コーポレイション 誘導負荷の電流制御方法及びその方法を実施するための装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260311A (ja) * 1985-03-28 1986-11-18 コルモーゲン コーポレイション 誘導負荷の電流制御方法及びその方法を実施するための装置

Similar Documents

Publication Publication Date Title
Sato et al. An improvement method of matrix converter drives under input voltage disturbances
Chéron et al. Soft commutation
JP3677048B2 (ja) パルス幅変調波の処理方法及びこの方法を応用する装置
JPS59194222A (ja) 電流制御装置
JPH0350509B2 (ja)
US4908563A (en) Method and device for braking a squirrel-cage motor
EP0588388B1 (en) Current-limiting system for voltage-type inverter
Kolar et al. A novel concept for regenerative braking of PWM-VSI drives employing a loss-free braking resistor
JPS6328274A (ja) 大容量トランジスタインバ−タ
CN112737377B (zh) 一种连续稳定输出的功率控制器
JPS5967877A (ja) インバ−タの電流制限方式
JPS60187292A (ja) インバ−タ装置
US20230179120A1 (en) Apparatus for and method of enabling a two-stage inverter to switch between modes
JPH0389867A (ja) インバータの制御方法
JPH06505621A (ja) 逆並列ダイオードが導電するときのgtoゲート駆動器の損失の最小化
JPS60118064A (ja) 電力変換装置
JPS61293196A (ja) インバ−タ回路
JPH04248367A (ja) 共振形pwmインバータ
JPH0213271A (ja) Pam方式インバータの出力電流波形改善方法
JPS61249685A (ja) スイツチングレギユレ−タ
JPS6043758B2 (ja) 電流比較形交流電源装置
JPH04271208A (ja) 電車駆動用インバータの制御方法
JPH02303390A (ja) 交流電動機のpwm制御装置
JPH01164295A (ja) 交流電動機の制御装置
JPH04265692A (ja) パルス幅変調制御インバータ装置