JPS59185B2 - 絶縁形デイジタル信号入力回路 - Google Patents

Description

【発明の詳細な説明】 本発明は絶縁形ディジタル信号入力回路に関し特にプロ
セス制御装置の入出力回路において、ユーザ側接地点と
制御装置側接地点とが絶縁変成器によつて、電気的に分
離されたいわゆる絶縁形入出力回路に関するものである
。

プロセス制御装置等においては、プロセス側において接
点の開閉、トランジスタスイッチのオン／オフ、電圧の
有無等の形で発生される信号を制御装置内に読み込む場
合に、制御装置本体とプロセス側機器との間に直流的な
絶縁を施すのが一般的になりつつある、その理由は、絶
縁を施さない場合、制御装置の接地点とプロセス側機器
の接地点とが２点接地を構成することにより、両接地間
に発生する接地電位差ノイズによつて制御装置内の論理
回路が誤動作することがあるほか、サージによつて半導
体部品が被損することがあるからである。

絶縁の手段として、従来はリレーや絶縁変成器が用いら
れていたが、近年それらに代るものとして、ホトカプラ
等の光結合素子が注目を集めている。

しかしながら、リレーは応答速度が遅いうえチヤタリン
グがあＶ）しかも機械接点を有するため信頼性が低く、
近年ますます高まりつつある高速化、高信頼度化の要求
に充分応えられなくなつている。また、ホトカプラは、
応答速度も比較的速く、無接点であり、使い易い素子で
あるが、新しい素子のため使用実績が充分といえず、信
頼性の点で不安がある。一方、変成器を用いた絶縁手段
としては、第１図、第３図、第５図、第６図等に示す回
路配置のものがある。

第１図の絶縁回路においては、第２図Ａに示すようなデ
ィジタル入力信号ＩＮおよびクロック発生回路１の発生
するクロックを制御クロック発生回路２に加え、ここで
両信号の論理積をとることで第２図Ｂのごとき制御クロ
ックＢを制御クロック発生回路２の出力端子に発生させ
る。この制御クロックＢによシ駆動されるドライブ回路
３は絶縁変成器４の１次側巻線を、駆動し、その２次側
に出力を転送する。変成器４の２次側では整流回路５よ
り第２図Ｃのごとき直流パルスＣが得られ、信号調整回
路６を介して所定の形（例えばトランジスタのオープン
コレクタ出力など）の出力信号ＯＵＴが得られる。第３
図の絶縁回路においては、基本クロック発生回路１１を
駆動源とする制御クロツク発生回路１２によつて第４図
Ｂふ・よびＣのような制御クロツクＢ訃よびＣを発生さ
せ、これらクロツクＢ卦よびＣとデイジタル入力信号１
Ｎとの論理積入力でそれぞれ駆動されるドライブ回路１
３訃よび１４により、絶縁変成器１５の１次側巻線のセ
ンタータップの両側の巻線を交互に，駆動することによ
９デイジタル入力信号１Ｎを交流信号に変換して変成器
１５の２次側に出力を転送する。

転送された交流出力は整流回路１６で直流信号に変換さ
れた後、信号調整回路１７で所定の形の出力信号０ＵＴ
として取り出される。しかしながら、これ等第１図訃よ
び第３図の絶縁方法によれば、クロツク発生回路等の制
御回路や、絶縁された電源Ｖｅｃが必要である、回路構
成が複雑になるうえ高コストになる。

特に第３図の場合には、センタータップ付きの変成器が
必要であり、実装スペースやコストの点で不都合が多い
〜 第５図の回路に卦いては、接点Ｓ１はダイオードＤ１と
コンデンサＣ１とより成る回路と変成器２１とを介して
制御装置に接続される。

このような装置では、変成器２１の２次側にクロツク発
生回路２２からインバータ２３卦よび抵抗Ｒを介して交
流信号を供給し、これを１次側のダイオードＤ１で整流
して、コンデンサＣ１を充電することで信号の有無、す
なわち接点Ｓ１のオン、オフ状態をコンデンサＣ１に記
憶させる。ここで、接点Ｓ１が開放状態にあるとき、コ
ンデンサＣ１は充電され、その充電電圧によりダイオー
ドＤ１は逆バイアスされる。このとき、１次側ダイオー
ドＤ１は遮断状態に保たれるので、変成器２１の１次巻
線は開放状態に保たれる。変成器２１の２次巻線のイン
ピーダンスは高く、２次巻線に電流が流れないので、抵
抗Ｒには電圧が発生しない。逆に接点Ｓ１が短絡状態に
あるときは、コンデンサＣ１の端子電圧は零で、ダイオ
ードＤ１は導通状態にある。このため、変成器２１の１
次巻線は短絡状態となり、２次巻線は低インピーダンス
に保たれ、抵抗Ｒと変成器２１の２次巻線との接続点は
Ｖｃｃの電圧レンジにある。以上の２通りの状態を読み
出すにあたつて、変成器２１の２次側から上述の交流信
号とは非同期の読出しパルス信号ＲＤを供給し、変成器
２１の２次側出力と読出しパルスＲＤとをアンドゲート
２４に加え、このアンドゲート２４から絶縁出力０ＵＴ
を得ている。しかし、このような方法では、交流信号と
読出しパルス信号ＲＤとが重なつて供給されると、変成
器２１の過度現象が大とな９、安定な読取り動作ができ
ない欠？がある。このため読出し時には交流信号を禁止
するいわゆる「待合せ回路」を設けなければならず、構
成が複雑となる。また、このような装置から読出される
出力信号０ＵＴは時間をパラメータとするものであつて
、比較的長距離の伝送を行なうと時間遅れを生じ信号処
理が複雑になるという欠点もある。第６図の回路に卦い
ては、Ａ−Ｎは巻線ｎ１にパルス信号を供給するための
端子を表わし、Ｂ−Ｂｌは巻線Ｎ２に接点Ｓ２による信
号を供給するための端子を示し、更にＣ−Ｃは巻線Ｎ，
からの出力信号を取出すための端子を表わす。

ここで、接点Ｓ２が開放状態のとき、巻線ｎ１に供給さ
れるパルス信号によ９コンデンサＣ２が充電され、タイ
オートＤ２は逆バイアスされて、遮断状態に保たれる。
このため巻線Ｎ３は開放状態、すなわち高インピーダン
スに保たれ、出力端子Ｃ−Ｃには電圧が発生しない、逆
に接点Ｓ２が短絡状態のときは、コンデンサＣ２の端子
電圧が零であり、ダイオードＤ２は導通状態にある。こ
のとき巻線Ｎ３は短絡状態、したがつて低インピーダン
スに保たれ、出力端子Ｃ−Ｃには電圧が発生する。この
回路では、出力電圧は時間をパラメータとしないので、
長距離伝送を行なう場合の問題はなくなるが、変成器の
構成が複雑となり、実装スペースやコストの点で不都合
である。そこで、本発明の目的は、上述した谷種従米回
路のもつ諸欠点を除去して、簡易な回路構成であるが、
高速で高信頼性、かつ低価格に構成できる絶縁形ディジ
タル信号入力回路を提供することにある。

このような目的を達成するために、本発明は、１次巻線
と２次巻線とを有する絶縁変成器を備え前記１次巻線に
はダイオードを並列接続するとともにこのダイオードと
逆極性の方向に当該１次巻線を実質的に短絡させること
のできる入カスイツチング手段を接続し、前記２次巻線
には直列に，駆動用トランジスタを接続するとともにこ
の直列路に並列にコンデンサを接続したうえ抵抗を介し
て電源に接続し、２次巻線と１駆動用トランジスタの接
続点電位を入カスイツチング手段のオン・オフに対応す
る出力として利用するようにしたことを特徴とするもの
である。

以下に図面を参照して本発明を詳細に説明する。

本発明による絶縁回路の１実施例を第７図に示す。ここ
で、トランジスタスイッチ３１を、そのコレクタ・エミ
ツタ間に接続した保護ダイオード３２を介して変成器３
３の１次巻線に接続する。変成器３３の２次巻線の一方
の端子を，駆動用のトランジスタ３４のコレクタに接続
し、その接続点を波形整形シよびレベル検出器３５を介
してレジスタ３６に接続する。トランジスタ３４のベー
スには読取り準備信号Ｓを加える。レジスタ３６にはり
セツト信号Ｒ卦よび読取リ信号ＲＤをも加える。２次巻
線の他方の端子を抵抗３７を介して電源Ｖｃｃに接続す
ると同時に、コンデンサ３８を介して大地電位ＧＮＤに
接続する。

また、変成器３３の１次と２次の極性関係は、トランジ
スタ３４がオンのときにはダイオード３２が導通状態に
なるように定めるものとする。このような構成にち・い
て、トランジスタスイツチ３１がオン状態の場合、トラ
ンジスタ３４がオンからオフに切替わるときの１次側イ
ンビーダンスが低いため、このトランジスタ３４のコレ
クタには変成器３３のインダクタンスによるはねかえ９
が発生しない．そのため、トランジスタ３４のコレクタ
波形は、抵抗３７とコンデンサ３８とで決まる時定数に
より立ち上がる。

いま、読取ｖ準備信号Ｓと読取り信号ＲＤの関係が第８
図Ａ卦よびＢのようにな９、両信号ＳとＲＤとの時間差
τに対して、充分遅くコレクタ波形が立ち上がるように
抵抗３７とコンデンサ３８の値を選ぶと、コレクタ波形
は第８図Ｃのようになる。この時の電圧ＶＯｆｆがレベ
ル検出器３５の検出レベルより充分低くなるようにして
むけば、レジスタ３６には［信号が検出されなかつた」
ということが記憶される。逆にトランジスタスイツチ３
１がオフの場合には、トランジスタ３４がオンからオフ
に切替わるときの１次側インピーダンスが高いため、ト
ランジスタ３４のコレクタには第８図Ｄのような変成器
３３のはねかえｖが発生する。

このはねかえりは検出レベルＶｔｈをもつレベル検出器
３５によ９検出されて第８図Ｅのごとき波形としてレジ
スタ３６に伝えられる。この場合のレジスタ３６の出力
０ＵＴは第８図Ｆとなり、トランジスタスイツチ３１が
オフであつたことが後段の論理回路［図示せず）に伝え
られる。第９図は第７図に示した本発明の実施例の変形
例を示すもので、第７図と異なる点は変成器３３の２次
巻線とトランジスタ３４のコレクタとの間にダイオード
３９を接続したことで、これによ９上述した変成器３３
のはねかえり波形を長時間保持でき、読取りのタイミン
グが制限されない利点がある。

なシダイオード３９の位置は第９図のｂ点の代わリにａ
点であつてもよい。このような構成に卦いて、トランジ
スタスイツチ３１がオン状態の場合、変成器３３のはね
かえりは発生せず、第１０図Ａに示す読取リ準備信号Ｓ
に対して、トランジスタ３４のコレクタ波形は第１０図
Ｂのようになる。

このとき、レベル検出器３５の出力信号は第１０図Ｃの
ようにな９、読取り信号Ｓのスペースに対応した時間幅
Ｔの間は低レベル″Ｌ１をとり、［トランジスタスイツ
チ３１のオン状態」が論理回路へ伝えられる。逆にトラ
ンジスタスイツチ３１がオフ状態の場合には、トランジ
スタ３４がオンからオフに切替わるとき、１次側インピ
ーダンスが高いために、変成器３３の２次巻線に発生す
る逆起電力によりトランジスタ３４のコレクターエミッ
タ間の浮遊容量が充電され、第１１図Ｂに示すように、
コレクタ波形は立ち上がる。コレクターエミッタ間の浮
遊容量に充電された電荷は、ダイオード３９のために阻
止されて２次巻線、コンデンサ３８の経路を経て放電す
ることができず、コレクターエミツタ間のリーク抵抗を
経て放電する。ところが、このリーク抵抗は非常に大き
く、浮遊容量との積で決まる時定数も大きい。このため
、立ち上つたコレクタ波形は第１１図Ｂに示すようにな
だらかに下がる。第１１図ＢＫ卦いて点線で示したのは
トランジスタ３４のエミツターコレクタ間にコンデンサ
を外付けして整形したときの波形である。ノこのとき、
レベル検出器３５の出力信号は第１１図Ｃとな９、第１
１図Ａに示す読取９信号Ｓのスペースに対応した時間幅
Ｔの間は高レベル″Ｈ″をとり、「トランジスタスイツ
チ３１のオフ状態」が論理回路に伝えられる。本発明は
入力の２値信号を、変成器１次巻線のインピーダンスに
変換して２次巻線側で読取るものであり、入力の形態と
してはトランジスタスイツチ以外のものでもよい。

接点入力の場合の一例を第１２図に、電圧入力の場合の
一例を第１３図に、それぞれ変成器３３の１次側の回路
のみを示す。２次側の回路は、前述のトランジスタスイ
ツチ入力の場合と同様であるから図示を省略した。

第１２図に卦いて、Ｖ，は接点Ｓ３に印加する電源であ
リ、４０は接点Ｓ３に流れる電流を制限するための抵抗
である。接点Ｓ３を更に抵抗４１コンデンサ４２ち・よ
びダイオード４３と４４を介して、変成器３３の１次巻
線に接続する。抵抗４１は、抵抗４０ち・よびコンデン
サ４２と共にフィルタを構成する。ダイオード４３は接
点Ｓ３の開放時に電源Ｖｐからの電流が１次巻線を流れ
ることを阻止する。ダイオード４４は、変成器３３の２
次巻線が５駆動されるときのインピーダンスを低くする
ためのものである。このような構成に卦いて、接点Ｓ３
が開放状態にある場合、コンデンサ４２は電源Ｖ，→抵
抗４０→抵抗４１→コンデンサ４２の経路で流れた電流
によつて充電されている。

コンデンサ４２が充電されているときはダイオード４３
の導通方向（即ち、２次巻線の１駆動電流が遮断される
時の１次巻線）のインピーダンスは高くなる。逆に接点
Ｓ３が短絡状態にある場合、コンデンサ４２に蓄えられ
た電荷は、コンデンサ４２→抵抗４１→接点Ｓ３の経路
で放電が終了してシＶ１ダイオード４３の導通方向のイ
ンピーダンスは低くなる。従つて、接点Ｓ３の出力が、
変成器３３を介して２次側に絶縁伝達▲れる。第１３図
にち・いて、電源Ｅと直列に接点Ｓ４を接続し、接点Ｓ
４には、抵抗５１を通して、コンデンサ５２と抵抗５３
の並列回路を電源Ｅとの間に接続する．コンデンサ５２
の端子間をダイオード５４と５５に接続し、ダイオード
５５の両端間に変成器３３の１次巻線を接続する。

ここで、接点Ｓ４が短絡状態にあり、電源Ｅから電圧信
号が加えられる場合、電源Ｅ→抵抗５１→コンデンサ５
２の経路で流れた電流によ９コンデンサ５２は充電され
ている。コンデンサ５２が充電されているときはダイオ
ード５４の導通方向のインピーダンスは高くなる。逆に
、接点Ｓ４が開放状態にある（即ち、電圧信号がない）
場合、コンデンサ５２に蓄えられた電荷は抵抗５３を経
て放電済みで、ダイオード５４の導通方向のインピーダ
ンスは低くなる。従つて、電源Ｅからの電圧信号は変成
器３３を介して２次側に絶縁伝達される。以上から明ら
かなように、本発明では、変成器の１駆動側の巻線に、
抵抗とコンデンサとを接続して、駆動パネルの後縁にち
・ける前記変成器のばねかえり特性を含む出力を取出し
、該出力に基いて前記変成器の反対側の巻線のインピー
ダンスの高低を検出するのであリ、本発明によれば、絶
縁入力回路を最も簡単な構造の変成器を用いて構成した
ため、リレーを用いた場合のような信頼性低下（有限寿
命）、低速、チヤタリング、低実装効率といつた問題が
起こらず、またホトカブラを用いた場合のような信頼性
の不安もない。また、変成器を用いた従米の方法のよう
なセンタータップ付変成器や３巻線変成器を使用せす、
簡単な２巻線の変成器、すなわち低コストの変成器を使
用するのみであリ、従つて、変成器が複数個（４個人ｖ
が一般的）収容さねている標準デイツプ構造の素子を用
いることで、高密度実装や数の減少等の効果も得られる
。しかもまた、本発明では、２次拳線変成器を用いた従
米の方法のように、入力側（１次巻線側）に電源を必要
とせず、構成の簡素化訃よび低コスト化の効果が得られ
る。更に加えて、本発明では変成器の本質的特徴である
パルス幅の制約を大きく改善したため、小形で小インダ
クタンスの変成器を用いて、周波数１０ＫＨｚ〜１ＭＨ
ｚのパルス信号の形で入力を読込むことができる。この
ように、本発明は絶縁結合形デイジタル信号入力回路と
して用いて極めて有効であるが、その他絶縁形信号伝送
回路にも用いて同様の効果を発揮するものである。

【図面の簡単な説明】

第１図、第３図、第５図ふ・よび第６図は従来の絶縁形
入力回路を示すそれぞれ回路図、第２図ＡＢむよびＣち
・よび第４図Ａ，ＢむよびＣはそれぞれ第１図ち・よび
第３図に示した従来回路の動作発明用信号波形図、第７
図は本発明絶縁形ディジタル信号入力回路の１実施例の
構成を示す回路図、第８図Ａ−Ｆはその各部にち・ける
動作波形を示す信号波形図、第９図は本発明の他の例を
示す回路図、第１０図Ａ−Ｃ卦よび第１１図Ａ−Ｃはそ
の回路動作説明用の各部信号波形図、第１２図訃よび第
１３図は本発明の更に他の２例を示すそれぞれ回路図で
ある。 ３１・・・トランジスタスイツチ、３２・・・ダイオー
ド、３３・・・変成器、３４・・・トランジスタ、３５
・・・レベル検出器、３６・・・レジスタ、３７・・・
抵抗、３８・・・コンデンサ、３９・・・ダイオード、
４０，４１・・・抵抗、４２・・・コンデンサ、４３，
４４・・・ダイオード、５１，５３・・・抵抗、５２・
・・コンデンサ５４，５５・・・ダイオード、Ｖｃｃ，
Ｖ，，Ｅ・・・電源、Ｓ３，Ｓ４・・・接点。

Claims (1)

1. 【特許請求の範囲】 １ １次巻線と２次巻線とを有する絶縁変成器を備え、
   前記１次巻線にはダイオードを並列接続するとともにこ
   のダイオードと逆極性の方向に当該１次巻線を実質的に
   短絡させることのできる入力スイッチング手段を接続し
   、前記２次巻線には直列に駆動用トランジスタを接続す
   るとともにこの直列路に並列にコンデンサを接続したう
   え抵抗を介して電源に接続し、２次巻線と駆動用トラン
   ジスタの接続点電位を入力スイッチング手段のオンオフ
   に対応する出力として利用するようにしたことを特徴と
   する絶縁形ディジタル信号入力回路。 ２ 特許請求の範囲第１項記載の回路において、２次巻
   図が駆動用トランジスタの主電流通流極性と同極性のダ
   イオードを直列に有することを特徴とする絶縁形ディジ
   タル信号入力回路。