JPS6114202Y2

JPS6114202Y2 -

Info

Publication number: JPS6114202Y2
Application number: JP4537781U
Authority: JP
Priority date: 1981-04-01
Filing date: 1981-04-01
Publication date: 1986-05-02
Also published as: JPS57160249U

Description

【考案の詳細な説明】本考案は接点入力回路に係り、特にフイールド
ノイズの多い環境ならびに動作電源電圧の変動の
大きい条件下で、接点のオン・オフ状態に対応し
て正確な２値レベル信号を得ることができる接点
入力回路に関するものである。

舶用直流電源は定電圧性が悪く、リツプル分、
高周波ノイズ分ともに大きい。また、フイールド
からの誘導ノイズは装置の誤動作をまねく。

このような、フールドノイズの多い環境からび
に動作電源電圧の変動の大きい条件下で用いられ
る従来の接点入力回路の一例を第１図に示し説明
すると、図において、CTは入力接点で、この入
力接点CTはメカニカル接点、半導体接点の両方
を受け付けられる接点である。Ｐ_dは一端を
（＋）24Vの電源V₁に接続した発光素子、Ptは一
端を出力端子OUTに接続すると共に抵抗R₄を介
して（＋）5Vの電源V₂に接続し、他端を電源V₂
の共通電位点に接続した受光素子で、これらは発
光素子Ｐ_dからの光を受光素子Ptで受光し電気信
号に変換するフオトカプラPCを構成している。
そして、発光素子Ｐ_dの他端は抵抗R₃，R₂を直列
に介して他端を電源V₁の共通電位点（接地）に
接続した入力接点CTの一端に接続されている。
また、抵抗R₂として入力接点CTとの接続点は抵
抗R₁を介して電源V₁に接続され、抵抗R₂と抵抗
_３との接続点はコンデンサＣを介して電源V₁の
共通電位点に接続されている。ここで、抵抗R₂
とコンデンサＣはノイズの影響をなくすためのフ
イルタ回路を形成している。なお、抵抗R₁はコ
ンデンサＣへの充電用と入力接点CTへの電流供
給の機能を備えている。

このように構成された回路において、まず、入
力接点CTがオフ（開放）のときは、コンデンサ
Ｃの端子電圧Ｖ_cと電源V₁の電圧間の差電圧に応
じてフオトカプラPCの発光素子Ｐ_d側の電流I₁は
変化する（流れる）が、通常、この電流I₁の値は
小さいので、発光素子Ｐ_dは発光せず、これに伴
つて受光素子Ptはオン（導通）しない。したがつ
て、フオトカプラPCにより絶縁された出力信号
が出力端子OUTに得られ、この出力信号は
“高”レベル“V₂”のロジツクレベル“１”であ
る。つぎに、入力接点CTがオン（閉成）のとき
には、フオトカプラPCの発光素子Ｐ_dを流れる電
流I₁は I₁＝Ｖ_１／Ｒ_２＋Ｒ_３で与えられ、これりよりフオトカプラPCの発
光素子Ｐ_dは発光し、これを受光する受光素子Pt
は反転（オン）し、出力端子OUTに得られる出
力信号は“低”レベル“V₂共通電位”のロジツ
クレベル“０”となる。

このように、入力接点CTのオフ・オン状態が
出力“高”（“１”）、“低”（“０”）信号として検
出
される。

ここで、抵抗R₂とコンデンサＣは前述したよ
うに、ノイズの影響をなくすためのフイルタ回路
を形成し、その時定数Ｔ＝R₂Cが大きければ大き
いほどノイズ除去効果は高まる。

しかしながら、時定数Ｔの増大化のために、コ
ンデンサＣの容量を大きくとるのはコストアツプ
となり、また、コンデンサの大型化など好ましく
ないので、抵抗R₂の抵抗値を大きくすることも
考えられるが、抵抗R₂の抵抗値を大きくする
と、上記式から明らかなように、電流I₁が小さく
なつて、入力接点CTの開，閉（オン・オフ）に
正確に対応した出力、すなわち、“高”（“１”），
“低”（“０”）が得にくいという不都合を生ずる。
これは、電源V₁の電圧に大幅な変動がある場合
特に著しく現われる。

本考案は以上の点に鑑み、このような問題を解
決すべくなされた接点入力回路を提供するもの
で、コレクタ電流を規定する抵抗を介してコレク
タ電極に電源電圧に与えられたトランジスタと、
このトランジスタのエミツタ電極に対し直列とし
て接続されたフオトカプラの発光素子と、入力接
点信号を与えるスイツチと、このスイツチからの
一対の導線に接続されこの導線に誘起されるノイ
ズ信号を除去するフイルタ回路と、このフイルタ
回路の入力側へ電源電圧を印加する抵抗と、この
抵抗よりもスイツチ側へ電源電圧により通ずる電
流に対し順方向として挿入された第１のダイオー
ドと、前記電流に対し逆方向としてフイルタ回路
の入力側へ並列に接続された第２のダイオード
と、フイルタ回路からの出力電圧を分圧しトラン
ジスタのベースと発光素子のエミツタ電極と反対
側の端子との間へ分圧電圧を印加する分圧回路
と、フオトカプラの受光素子を介してスイツチの
オン・オフ状態に対応したロジツクレベル信号を
取り出すスイツチング回路とからなることを特徴
とするものである。

以下、図面に基づき本考案の実施例を詳細に説
明する。

第２図は本考案による接点入力回路の一実施例
を示す回路図である。第２図において第１図と同
一符号のものは相当部分を示し、入力接点CTは
入力接点信号を与えるスイツチを形成し、また、
抵抗R₂とコンデンサＣとからなるフイルタ回路
は上記スイツチからの一対の導線に接続され、こ
の導線に誘起されるノイズ信号を除去するように
構成されている。そして、抵抗R₃と抵抗R₅はこ
のフイルタ回路からの出力電圧を分圧する分圧回
路を構成している。

Ｑはトランジスタで、このコレクタはコレクタ
電流を規定する抵抗R₆を介して（＋）24Vの電源
V₁に接続され、エミツタに対してはフオトカプ
ラPCを形成する発光素子Ｐ_dが直列に接続されて
おり、これを介して（＋）24Vの電源V₁の共通電
位点（接地）に接続され、ベースは抵抗R₅を介
して（＋）24Vの電源V₁の共通電位点に接続され
ると共に、抵抗R₃と抵抗R₂およびダイオードD₁
を直列に介して入力接点CTに接続されている。
そして、ダイオードD₁と抵抗R₂との接続点は抵
抗R₁を介して（＋）24Vの電源V₁に接続されると
共に、ダイオードD₂を介して（＋）24Vの電源V₁
の共通電位点に接続されている。

そして、入力端が抵抗R₄と受光素子Ptとの接
続点に接続され、出力端が出力端子OUTに接続
されたINVは極性を反転するインバータで、この
インバータINVはフオトカプラPCの受光素子Pt
とともに、動作電源側と絶縁して入力接点CTの
オン・オフ状態に対応したロジツクレベル信号を
取り出すスイツチング回路を構成している。

ここで、上記抵抗R₁はトランジスタのベース
電流供給の機能と入力接点CTへの電流供給の機
能とを兼ね備えている。また、フイルタ回路の入
力側へ接続されたダイオードD₁，D₂は入力保護
用であり、電源V₁により通ずる電流に対し順方
向として挿入された第１のダイオードD₁は正の
高電圧が入力に誤つて印加されたとき入力回路を
保護する機能を備え、電源V₁により通ずる電流
に対し逆方向として接続された第２のダイオード
D₂は負の高電圧に対して入力回路を保護する機
能を備えている。そして、これらはプロセス入力
装置として信頼性の向上のために設けたものであ
る。

つぎにこの第２図に示す実施例の動作を説明す
る。まず、入力接点CTがオフ（開放）のとき
は、コンデンサＣの端子電圧Ｖ_cを抵抗R₃，R₅で
分圧した分圧電圧がトランジスタＱのベース・エ
ミツタ間電圧Ｖ_BEと発光素子Ｐ_dの順方向電圧Ｖ_p
との和以上となるのにしたがいトランジスタＱは
オン（導通）状態となつており、発光素子Ｐ_dに
流れる電流I₂≒Ｖ_１／Ｒ_６により発光素子Ｐ_dは発光し
、これを受光する受光素子Ptはオン（導通）状態に
移行する。受光素子Ptがオンすると、インバータ
INVの入力端の電位は（＋）5Vの電源V₂の共通
電位である“低”レベルとなり、出力端子OUT
に得られる出力信号は“高”レベルのロジツクレ
ベル“１”となる。つぎに、入力接点CTがオン
（閉成）のときには、ダイオードD₂の端子電圧は
ダイオードD₁の順方向電圧という小さい値で与
えられるので、トランジスタＱはオフ（不導通）
状態となり、これに対応して出力端子OUTに得
られる出力信号は“低”レベルのロジツクレベル
“０”となる。すなわち、トランジスタＱがオフ
すると、発光素子Ｐ_dもオフとなり、これに伴つ
て受光素子Ptもオフ状態となるので、インバータ
INVの入力端の電位は（＋）5Vの電源V₂の
“高”レベルとなり、出力端子OUTに得られる出
力信号は“低”レベルのロジツクレベル“０”と
なる。

このように、入力接点CTのオン・オフいずれ
の状態かが“高”，“低”レベルで知ることがで
き、接点のオン・オフ状態に対応して正確なロジ
ツクレベル信号を取り出すことができる。

そして、過電圧入力の阻止をダイオードD₁，
D₂によつて行うと共にノイズの吸収は抵抗R₂と
コンデンサＣで定まる時定数を大きくとれば目的
を達成することができ、この抵抗R₂、コンデン
サＣの大小はトランジスタＱのオン時の電流I₂の
値に影響を与えない。ここで、過度的には応答の
遅れなどは生ずるが、入力接点CTのオンまたは
オフ時間の長さに比し問題とならない遅れであ
り、これは実用上無視することができる。また、
（＋）24Vの電源V₁の変動はトランジスタＱのオ
ン時の電流I₂の値に影響するが、これは入力接点
CTのオン・オフに対応して出力“低”（“０”）、
“高”（“１”）が対応するよう抵抗R₆の値を前以
つてしかるべき低い値に設定しておくことで対処
することができる。

なお、トランジスタＱがオンとなるスレシホー
ルド電圧は、上述のとおりＶ_BE＋Ｖ_pであり、発
光素子Ｐ_dをトランジスタＱのコレクタ側へ挿入
した場合に比し、電源電圧変動およびノイズに対
する誤応答性がＶ_pの分改善される。

以上本考案を入力接点CTのオン・オフ状態に
対応して“０”，“１”のロジツクレベル信号を得
る場合を例にとつて説明したが、本考案はこれに
限定されるものではなく、インバータINVの後段
に更にインバータを接続するか、またはフオトカ
プラPCの受光素子Pt側より直接出力を取り出す
ことによつて入力接点CTのオン・オフ状態に対
応して“１”，“０”のロジツクレベルを得ること
もできる。

以上の説明から明らかなように、本考案によれ
ば、複雑な手段を用いることなく、トランジスタ
１個利用し、そのエミツタ側に発光素子を接続
し、トランジスタＱがオンとなるスレシホールド
電圧を上昇させると共に、ノイズ除去のためのフ
イルタ時定数を与える要素と発光素子のオン電流
値（トランジスタのオン時のエミツタ電流値）を
規定する要素とを分離独立し、かつ、ダイオード
によつて過電圧入力の阻止を行なうものとしたも
のであるから、フイールドノイズの多い環境なら
びに動作電源電圧の変動の大きい条件下で入力接
点信号を与えるスイツチのオン・オフ状態に対応
して正確なロジツクレベル信号を得ることができ
るので、実用上の効果は極めて大である。また、
動作電源電圧の変動に対して改善を図つた付随的
効果としてフオトカプラの電流伝達率の経年変化
対策の改善にもなるという点においても極めて有
効である。

【図面の簡単な説明】

第１図は従来の接点入力回路の一例を示す回路
図、第２図は本考案による接点入力回路の一実施
例を示す回路図である。 CT……入力接点、D₁，D₂……ダイオード、Ｑ
……トランジスタ、Ｐ_d……発光素子、Pt……受
光素子、PC……フオトカプラ、R₁〜R₆……抵
抗、Ｃ……コンデンサ、INV……インバータ。

Claims

【実用新案登録請求の範囲】

コレクタ電流を規定する抵抗を介してコレクタ
電極に電源電圧に与えられたトランジスタと、こ
のトランジスタのエミツタ電極に対し直列として
接続されたフオトカプラの発光素子と、入力接点
信号を与えるスイツチと、このスイツチからの一
対の導線に接続されこの導線に誘起されるノイズ
信号を除去するフイルタ回路と、このフイルタ回
路の入力側へ前記電源電圧を印加する抵抗と、こ
の抵抗よりも前記スイツチ側へ前記電源電圧によ
り通ずる電流に対し順方向として挿入された第１
のダイオードと、前記電流に対し逆方向として前
記フイルタ回路の入力側へ並列に接続された第２
のダイオードと、前記フイルタ回路からの出力電
圧を分圧し前記トランジスタのベースと前記発光
素子のエミツタ電極と反対側の端子との間へ分圧
電圧を印加する分圧回路と、前記フオトカプラの
受光素子を介して前記スイツチのオン・オフ状態
に対応したロジツクレベル信号を取り出すスイツ
チング回路とからなることを特徴とする接点入力
回路。