JPS59184A - Division control system - Google Patents

Division control system

Info

Publication number
JPS59184A
JPS59184A JP57108431A JP10843182A JPS59184A JP S59184 A JPS59184 A JP S59184A JP 57108431 A JP57108431 A JP 57108431A JP 10843182 A JP10843182 A JP 10843182A JP S59184 A JPS59184 A JP S59184A
Authority
JP
Japan
Prior art keywords
memory
address
character
display
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57108431A
Other languages
Japanese (ja)
Inventor
京田 正
村田 文也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57108431A priority Critical patent/JPS59184A/en
Publication of JPS59184A publication Critical patent/JPS59184A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 発明の対象 本発明は分割制御方式に係り、特に表示画面を複数に分
割し、この分割された画面に文字等を表示する文字表示
装置における分割制御方式%式% 文字表示装置の1として、ラスタースキャン形のCRT
表示装置がよく用いられている。この(1”)(、Tに
ドツト状の文字、記号等を表示する場合0丁もTの表示
両面対応にリフレッシ−メモリを持つ。このリフレッシ
−メモリには文字等の表示データが格納され、表示画面
上のラスタスキャンに同期してリフレッシュメモリより
この表示データが逐次読み出される。そしてこの表示デ
−夕をもとにして文字発生器より文字パターンが出力さ
れ、この文字パターンは走査線に乗せて表示画面に表示
される。
[Detailed Description of the Invention] Object of the Invention The present invention relates to a division control method, and particularly to a division control method in a character display device that divides a display screen into a plurality of parts and displays characters, etc. on the divided screen. Raster scan type CRT as display device 1
Display devices are often used. When displaying dot-shaped characters, symbols, etc. on this (1") (, T, the 0-piece also has a refresh memory that supports display on both sides of the T. This refresh memory stores display data such as characters, etc. This display data is sequentially read out from the refresh memory in synchronization with the raster scan on the display screen.Then, based on this display data, a character pattern is output from the character generator, and this character pattern is placed on the scanning line. will be displayed on the display screen.

所で、メモリーヒの連続しない複数のブコyりより構成
きれるデータを一つのCR7画面上に連続し7て分割画
面として表示するためには連続しないメモリ上の各ブロ
ックを連続したアドレスに組変え編集し、これを表示用
メモリどして表示をする必要がある。然るに、分割画面
の一部を変更する場合、或いは表示のための制御情報に
変更が生じた場合には表7J−画面全体をW換える必要
がある。
By the way, in order to display data consisting of multiple non-contiguous blocks of memory on one CR7 screen as a continuous 7-split screen, you need to rearrange and edit each non-contiguous memory block into a continuous address. However, this must be stored in display memory and displayed. However, if a part of the split screen is changed, or if the control information for display is changed, it is necessary to change the entire screen.

発明の目的 本発明の目的は、ハードウェアのf??′i素化を図り
、表示画面又は印字画1■iを複数に分割することが比
較的容易に行なえる分割制用1方式を提供することにあ
る。
OBJECTS OF THE INVENTION It is an object of the present invention to solve the problem of hardware f? ? The object of the present invention is to provide a division system that can relatively easily divide a display screen or a printed image into a plurality of parts.

本発明の池の目的は、分割画面の数或いは分割画面の大
きさを任意に設定することができる分割制御方式を提供
することにある。
An object of the present invention is to provide a division control method that can arbitrarily set the number of divided screens or the size of the divided screens.

本発明は、出力され得る多数の文字、記号等のコード(
pt下総称して文字コードという)を格納する第1のメ
モリと、該メモリから出力されだ文字コードに対応し7
て文字パターンを格納する文字発生器と、該文字発生器
から送出される1°ツトパターンをある出力画面に可視
的に出力する表示制御部を有する情報出力装置において
実現される、叩ち、複数に分割された出力画面の夫々の
分割両面のフォーマットを規定するパラメータ情報例え
ば分割画面の始点及び終点を示すアドレスを格納する第
2のメモリと、該第2のメモリから出力されるある分割
両面における始点アドレス及び終点アドレスで示される
範囲内のアドレスを作成し、前記第1のメモリをアクセ
スする制御手段を有する。而して第1のメモリから出力
された文字コードに対応して前記文字発生器から文字パ
ターンが出力される。
The present invention provides codes for a large number of characters, symbols, etc. that can be output (
A first memory for storing a character code (collectively referred to as a character code), and a first memory corresponding to a character code output from the memory.
A character generator that stores a character pattern, and a display control unit that visually outputs a 1° cut pattern sent from the character generator on an output screen. a second memory that stores parameter information that defines the format of each divided double-sided output screen, for example, addresses indicating the start and end points of the divided screen; It has control means for creating an address within a range indicated by a start point address and an end point address and accessing the first memory. A character pattern is then output from the character generator corresponding to the character code output from the first memory.

分割すべき出力画面の数或いは分割領域を変更するため
には、@2のメモリ内の前記パラメータ情報が舛き替え
られる。これは、出力画面上の可視出力に直接関係しな
い期間例えばCRTにおけるラスクーの垂直帰線期間を
利用して上記パラメータ情報を新たなものに書替えるこ
とにより行なわれる。ここで、この情報出力装置が端末
制御装置等の上位装置に接続されている場合に1、上記
パラメータ情報Cよ−H位装置から転送される。
In order to change the number of output screens to be divided or the divided areas, the parameter information in the memory of @2 is changed. This is done by rewriting the parameter information with new information using a period that is not directly related to the visible output on the output screen, such as the Lascoux vertical retrace period on a CRT. Here, when this information output device is connected to a host device such as a terminal control device, the above parameter information C is transferred from the device in the -H position.

発明の実施例 以下、図面を参照して本分、明の一実施例について説明
する。
EMBODIMENT OF THE INVENTION Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図r[、本発明の一実施例による(”R,T文字表
示装蔭゛のブロック図でf)る。この図においてキャラ
クタメモリ1は、例乏げI!AMで構成され(: R,
’l’に長示されl尋る。λ数の文字づ一部を格納する
。又字コート’ r:l:少ン)くとも表示画面子に表
示づれる容酵分以トの数だi・tの格納されることが必
脅どさハる。これらの文字コード1代端末制御装置(図
示(七ず)より転送さtし、とのキャラクタメモリ1に
格納される。端末制御装置(TCIJ )においては、
このキャラクタメモリ1に格納される1画面分の文字コ
ードの編集が行なわれ、TCEよりこれら文字コード群
が転送され、キャラクタメモリ1に格納される。
FIG. 1 is a block diagram of an R, T character display device according to an embodiment of the present invention (f). In this figure, the character memory 1 is composed of, for example, I!AM (: R,
'l' is displayed for a long time. Stores part of each character of the number λ. At least the amount of fermentation that is displayed on the display screen is in danger of being stored. These character codes are transferred from the first generation terminal control device (shown in the figure (7)) and stored in the character memory 1. In the terminal control device (TCIJ),
The character codes for one screen stored in the character memory 1 are edited, and these character code groups are transferred from the TCE and stored in the character memory 1.

パラメータメモリ2け、本実施例に特徴的なメモリであ
る。例えば第2図(qに示す様に分割された表示画面I
、l、■にデータA、B、Cが表示されるものとすると
、それら分割画面I璽、璽の始点アドレスA+ (XA
 I 、YA丁)、f3+(Xn丁YBI)、C+(X
a+、Ya+)終点アトV スAt(XAy。
Two parameter memories are characteristic memories of this embodiment. For example, the display screen I divided as shown in Figure 2 (q)
, l, ■, the starting point address A+ (XA
I, YA Ding), f3+ (Xn Ding YBI), C+ (X
a+, Ya+) end point At(XAy.

’(At )、B2(XB)、YBズ)、Cy(Xo2
、yaz)、及び分割画面毎の制御情報(例えば公知の
性格定義情報)A、B、Cが第2図(a)に示す様に格
納される。これらのパラメータ情報は、分割画面の数及
び分割の状況によってTCEにおいて制御決定されるも
ので、TCEより転送されて、パラメータメモリ2に格
納される。
'(At), B2(XB), YB's), Cy(Xo2
, yaz), and control information (for example, known personality definition information) A, B, and C for each divided screen are stored as shown in FIG. 2(a). These parameter information is controlled and determined by the TCE depending on the number of split screens and the situation of splitting, and is transferred from the TCE and stored in the parameter memory 2.

パラメータメモリ2ヘパラメータ情報を書込み又は読出
すときに、そのアドレスはアドレスカウンタ5によって
指定される。即ち、後述するパラメータメモリ制御部1
2及び/−ケンス!制御部15からのアドレスはアト°
レス切替器15でいずれかのアドレスが選択され、その
アト°レス75エアドレスカウンタ5にセットされ、以
後逐次カウント値が更新される。ここで、ノくラメータ
メモリ制御部12からのアドレスが選択される場合とし
ては、’I” CEからめノくラメータ情報を/くラメ
ータメモリ2に書き込む場合であり、シーケンス制御部
15からのブトレスが選択される場合としては、パラメ
ータメモリ2からノシラメータ1青報をrrfeみ出す
場合である。
When writing or reading parameter information to or from the parameter memory 2, the address is designated by the address counter 5. That is, the parameter memory control section 1 described later
2 and/-kens! The address from the control unit 15 is
One of the addresses is selected by the address switch 15 and set in the air address counter 5 of the address 75, and the count value is updated successively thereafter. Here, the case where the address from the sequence controller 12 is selected is when writing the parameter information from the 'I' CE to the parameter memory 2, and the address from the sequence controller 15 is selected. The selected case is when the Noshirameter 1 blue report is extracted from the parameter memory 2.

キャラクタメモリアドレスカウンタ4は、キャラクタメ
モリ1に文字コードを書き込み及び読み出すために、キ
ャラクタメモリ1上のアドレスを指定する。
The character memory address counter 4 specifies an address on the character memory 1 in order to write and read a character code in the character memory 1.

表示アドレスラッチ5けノくラメータメモリ2の始点ア
ドレスA1、B+、C+及び終点アドレスAJ132、
C,をラッチする。これは後述する表示アドレスカウン
タ?との比較を行うためである。表示形態ラッチ6は表
示の性格制御を行なうための制御情報をラッチものであ
り、・くラメータメモリ2から読み出された制御情報A
、13、C等をラッチする。文字発生器8は多数の文字
ノくターンを記憶するメモリであり、キャラクタメモリ
1から読み出された文字コードをアドレスとして人力し
、それに対応したドツLノくターンが出力される。
Starting point addresses A1, B+, C+ and ending point address AJ132 of display address latch 5 and parameter memory 2,
Latch C. Is this the display address counter described later? This is to make a comparison. The display format latch 6 latches control information for controlling display characteristics, and includes: - control information A read from the parameter memory 2;
, 13, C, etc. The character generator 8 is a memory that stores a large number of character noku turns, and inputs the character code read from the character memory 1 as an address, and outputs the corresponding dotsu L noku turn.

表示アドレスカウンタ9はCRT表示画面」二の表示位
置を示すアドレスカウンタで、O番地からX番地の値を
取る。尚、このアトレースカウンタ9の値はタイミング
信号′J゛0によって同期され更新される。
The display address counter 9 is an address counter that indicates the display position on the CRT display screen, and takes values from address O to address X. Note that the value of this at trace counter 9 is updated in synchronization with the timing signal 'J'0.

シフトレジスタiou、文字発生器8から出力される文
字パターンを一時セットすると共に、1ビツトずつシフ
トしてCRTに送り出す。
The shift register iou temporarily sets the character pattern output from the character generator 8, shifts it bit by bit, and sends it to the CRT.

演算器11はパラメータメモリ2から読み出された分割
領域を示すアドレス例えばAI 、Atと表示アドレス
カウンタ9内の値との間−C論理演算を行なう。
The arithmetic unit 11 performs a -C logical operation between the address, for example, AI, At, indicating the divided area read out from the parameter memory 2 and the value in the display address counter 9.

パラメータメモリ制御部12は、i’ CEから転送さ
れるパラメータ情報をノくラメータメモリ2に格納すべ
くこのメモリ2上のアドレス指定すべ(’l’cl(か
ら転、y:される二1マントを元にしてアドレスを生成
するっ /−ケンス制御部1ろはパラメータメモリ2より読み出
される分列画面の始点、終点アドレス例えばAI、AI
が表示アドレスカウンタ9内であるか否かをili’l
仰さするノζめに演算器11を動作させる。この荷重の
結果、次のパラメータ情報を読み出す必要が生じた場合
はパラメータメモリアドレスカウンタ60股足を、逆に
ノくラメータを読み出す竹葉がない場合は表示アドレス
カウンタ9とパラメータメモリ2のキYラクタ表示開始
ポインタとの演(至)、を行なわせキャラクタメモリア
ト1/スカウンタ4等の設定を行なう。
In order to store the parameter information transferred from the i' CE in the parameter memory 2, the parameter memory control unit 12 specifies an address on this memory 2 ('l'cl (transferred from, y:21). The addresses are generated based on the start and end points of the divided column screen read from the control unit 1 and the parameter memory 2, for example, AI, AI.
is within the display address counter 9.
The arithmetic unit 11 is operated in the order of ζ. As a result of this load, if it is necessary to read the next parameter information, the parameter memory address counter 60 is pressed, and conversely, if there is no bamboo leaf to read the parameter, the display address counter 9 and the key Y of the parameter memory 2 are pressed. Character display start pointer and character memorator 1/counter 4 etc. are set.

またパラメータメモリ2から読み出された表示形態情報
をシーケンス制御部卸部1δに入力し、キャラクタ群の
制御(プリンク、リバース、色指定等)又はフィール学
位の制御を、“解析し表示制御部14を動作きせる。
In addition, the display form information read from the parameter memory 2 is input to the sequence control unit output unit 1δ, and the display control unit 14 make it work.

表示制御部14はシーケンス制御部15を介して転送さ
れる制御情報に基いて、1h力される文字巣位に例えば
、プリンク、カラー、リノ(−ス等の制御を行なう。
Based on the control information transferred via the sequence control section 15, the display control section 14 controls, for example, plinking, coloring, renovating, etc., at the character nest position that is input for 1 hour.

次に、この様に構成きれた文字表示装置の動作について
説明する。
Next, the operation of the character display device configured in this manner will be explained.

今、第2図(b)に示す様に、キャラクタメモリ1には
キャラクタ群A、)3.Cが匝意のアドレス、例えばキ
ャラクタ群Aはアドレスnより、同じくBけアドレスn
+hより、Cはアドレスn+mより書込まれていると同
時に、このキャラクタ群A、B、Cの表示形態を決める
パラメータ情報はHの如くパラメータメモリ2に格納さ
れているものとするっ パラメータメモリ2は第2[&!(a)に示す様に、■
CRTの表示位置を示J−始点アドレス(A1/に3+
 /C+ )と終点アドレス(八27’B2/C2)全
、■表示すべきキャラクタ群人、13、Cの先頭アドレ
ス、■キャラクタ群の表示形態を制御する性格定義情報
例えば高輝度/プリンク/ 17 、:−ス等の制御情
報が格納される。
Now, as shown in FIG. 2(b), character groups A, )3. C is an arbitrary address, for example, character group A is lower than address n, and B is also lower than address n.
Assume that from +h, C is written from address n+m, and at the same time, parameter information that determines the display form of this character group A, B, and C is stored in parameter memory 2 as H. is the second [&! As shown in (a), ■
Indicates the display position of the CRT J-Start address (3+ to A1/
/C+) and end point address (827'B2/C2) all, ■Character group person to be displayed, 13, start address of C, ■Character definition information that controls the display form of character group For example, high brightness / plink / 17 , :-, etc. are stored.

このパラメータメモリ2からはパラメータメモリアドレ
スカウンタ3で示される番地n内のパラメータ情報が出
力される。
Parameter information within the address n indicated by the parameter memory address counter 3 is output from the parameter memory 2.

上記n番地には表示アドレス範囲を示すアドレスAI、
AJが格納されている。この表示アドレス範囲を示すア
ドレスAI、A2は表示アドレスラッチ5に一時格納さ
れ、演算器11に入力される。同時に表示アドレスカウ
ンタ9の内容が演算器11に入力される。この表示アド
レスカウンタ9はCRTの表示アドレスを示し、ある時
間1時間毎にn、nil、n+2−−−− n+n l
lnのリングカウンタ値を取る。
The above n address has an address AI indicating the display address range,
AJ is stored. Addresses AI and A2 indicating this display address range are temporarily stored in the display address latch 5 and input to the arithmetic unit 11. At the same time, the contents of the display address counter 9 are input to the arithmetic unit 11. This display address counter 9 indicates the display address of the CRT, and every hour n, nil, n+2---n+n l
Take the ring counter value of ln.

演算器11においては、表示アドレス範囲のアドレスA
I 、Ajと、表示アドレスカウンタn番地との間で論
理演算が行なわれる。シーケンス制御部15においては
、表示アドレスカウンタ9の値nが、表示アドレスAI
からA2の範囲に存在するか否かがチェックされる。そ
の結果、表示アドレスカウンタ9の番地がAIからA2
の範囲に存在すれば、パラメータメモリアドレスカラ/
り3をプラス“1′ してnil  番地の表示キャラ
クタ先頭アドレスをキャラクタメモリアドレスカウンタ
4に格納すると同時にパラメータメモリアドレスカウン
タ5をプラス°”1” l、てn+2番地の表示制御情
報を表示形態ラッチ6に格納しておく。キャラクタメモ
リアドレスカウンタ4ば、キャラクタメモリ1より文字
コードを読み出す。この文字コードは順次、文字発生器
8に入力され、ここから、表示すべき文字パターンが出
力されパラシイ変換10に入力される。この時、表示形
ラッチ6内容が7−ケンス制御部13で解析され、表示
制御部14より文字コードの性格定義制御情報に応じた
指令がCRTに出力される。
In the arithmetic unit 11, address A in the display address range
A logical operation is performed between I, Aj and address n of the display address counter. In the sequence control unit 15, the value n of the display address counter 9 is set to the display address AI.
It is checked whether it exists in the range from A2 to A2. As a result, the address of the display address counter 9 changes from AI to A2.
If it exists in the range of parameter memory address color/
3 is incremented by "1'" and the display character start address at the nil address is stored in the character memory address counter 4. At the same time, the parameter memory address counter 5 is incremented by "1". The character memory address counter 4 reads the character code from the character memory 1. This character code is sequentially input to the character generator 8, from which the character pattern to be displayed is output and subjected to parity conversion. At this time, the contents of the display type latch 6 are analyzed by the 7-character control section 13, and the display control section 14 outputs a command according to the character code character definition control information to the CRT.

次に、表示アドレスカウンタ9がある時間′r時間後に
、n+1番地となった時、そのカウンタ9の内容が表示
アドレスラッチ5の内容即ちA1からA2の範囲に存在
するか否かが演算器11とシーケンス制御部15とで検
索される。このカウンタ9の内容n+1番地がAIから
A2のアドレス範囲に存在する場合には、以前の状態を
保持しキャラクタアドレスカウンタ4が7−ケンス制御
部14にてプラス“1″されキャラクタ群を読み出す。
Next, when the display address counter 9 reaches address n+1 after a certain time 'r, the arithmetic unit 11 determines whether the contents of the counter 9 are within the contents of the display address latch 5, that is, the range from A1 to A2. and the sequence control unit 15. If the contents of the counter 9 at address n+1 exist in the address range from AI to A2, the previous state is maintained and the character address counter 4 is incremented by "1" by the 7-case control section 14 to read out the character group.

以後文字発生器8を経てシフトレジスタ10に入力され
る。
Thereafter, it is input to the shift register 10 via the character generator 8.

一方、表示アドレスカウンタ9の内容n+1番地がAI
からA2のアドレス範囲に存在しない場合には、パラメ
ータアドレスカウンタ5をプラス“n“して、表示アド
レスカウンタ9が表示アドレス(31、B2又はし1、
C7の範囲に含まれているか否かの検索を演算器11と
シーケンス制御部13とで行なう。この結果表示−アド
レス範囲が−iLだ所でキャラクタメモリ1より文字コ
ードが睨み出され、文字発生器8より文字パターンが出
力される。以下、前述の動作と同様である。
On the other hand, the content of display address counter 9 at address n+1 is AI
If the address does not exist in the address range from A2 to
The arithmetic unit 11 and the sequence control unit 13 perform a search to determine whether or not it is included in the range of C7. When the resulting display address range is -iL, a character code is displayed from the character memory 1, and a character pattern is output from the character generator 8. The following operations are similar to those described above.

以上、本発明の一実施例について説明しだが本発明の変
形例に上れば、シー ケンス制御部を1(・OM (リ
ードオンリイメモリ)で構成し、制御用パンツアメモリ
部をR,AM (ランダムアクセスメモリ)等で構成す
るととにより、ハードウェアの簡素化が図れ、また自由
度の大きい表示制御が可能である。
An embodiment of the present invention has been described above, but in a modified example of the present invention, the sequence control section is composed of 1 (・OM (read only memory)), and the control panzer memory section is composed of R, AM (Random Access Memory) etc., the hardware can be simplified and display control with a large degree of freedom is possible.

まだ、制御用バッフ了メモリの内容を惧イえるととによ
り、自由な画面フォーマツティングが可能となり、複数
の画面分割表示を多目的に使用することができる、 発明の効果 本発明によれば、表示画面等を複数に分割量ることがハ
ードウェア簡単にして容易に行なえる。まだ、分割可面
数及び大きさ任意に設定することができる。
However, since the contents of the control buffer memory can be controlled, free screen formatting is possible, and multiple screen split displays can be used for multiple purposes.Advantages of the Invention According to the present invention, Dividing the display screen into a plurality of parts can be easily done by simplifying the hardware. However, the number of divisible surfaces and size can be set arbitrarily.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例による文字表示装置のブロ
ック図、第2図は、キャラクタメモリとパラメータメモ
リの7オーマツト及び表示画面の分割形態を示す図。 トキャラクタメリ 2・・・パラメータメモリ 81文字発生器   1490表示制御部才20 (C)表1h面 一!”、9Q−
FIG. 1 is a block diagram of a character display device according to an embodiment of the present invention, and FIG. 2 is a diagram showing a seven-way format of a character memory and a parameter memory, and a divided form of a display screen. character character meri 2...parameter memory 81 character generator 1490 display control section 20 (C) table 1h flush! ”, 9Q-

Claims (2)

【特許請求の範囲】[Claims] (1)  出力されるべき文字、記号等のコードを格納
する第1のメモリと、該第4のメモリから11Fi次出
力されるコードに対応してドツトパターンを出力する文
字発生器を有し、該文字発生器から出力されるドツトパ
ターンをある出力画面に町祈的に出力する情報出力装置
において、出力画面を複数に分割すべく、夫々の分割画
面の始点及び終点を示すアドレスを含むパラメータ情報
格納する第2のメモリと、ドツトパターンが明、に出力
されている出力画面上のアドレスを示すアドレス指示手
段と、該第2のメモリから出力される始点及び終点アド
レスと該アドレス指示手段から送られるアドレスをもと
に分割画面対応に前記第1のメモリから文字コードを出
力すべく、第1のメモリをアクセスするアドレスを制御
する制御手段を有することを特徴とする分割制御方式。
(1) It has a first memory that stores codes of characters, symbols, etc. to be output, and a character generator that outputs a dot pattern corresponding to the code that is output 11th Fi from the fourth memory, In an information output device that outputs a dot pattern outputted from the character generator on a certain output screen in a typical manner, in order to divide the output screen into a plurality of parts, parameter information including addresses indicating the start and end points of each divided screen is provided. a second memory for storing a dot pattern, an address indicating means for indicating an address on an output screen where a dot pattern is clearly output, and a start point and an end point address outputted from the second memory and sent from the address indicating means. 1. A split control method, comprising: a control means for controlling an address for accessing the first memory so as to output a character code from the first memory in response to a split screen based on the address assigned to the first memory.
(2)該情報出力装置にld、制御装置が接続され、該
制御装置より前記第1のメモリに格納される文字コード
、及び前記第2のメモリに格納、されるパラメータ情報
が転送されることを特徴とする第1項記載の分割制御方
式。
(2) A control device is connected to the information output device, and the character code stored in the first memory and the parameter information stored in the second memory are transferred from the control device. The split control method according to item 1, characterized in that:
JP57108431A 1982-06-25 1982-06-25 Division control system Pending JPS59184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57108431A JPS59184A (en) 1982-06-25 1982-06-25 Division control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57108431A JPS59184A (en) 1982-06-25 1982-06-25 Division control system

Publications (1)

Publication Number Publication Date
JPS59184A true JPS59184A (en) 1984-01-05

Family

ID=14484595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57108431A Pending JPS59184A (en) 1982-06-25 1982-06-25 Division control system

Country Status (1)

Country Link
JP (1) JPS59184A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257489A (en) * 1984-06-01 1985-12-19 株式会社ピーエフユー Display controller
JPS61249086A (en) * 1985-04-26 1986-11-06 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Image display method and apparatus for adjacent display zone

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257489A (en) * 1984-06-01 1985-12-19 株式会社ピーエフユー Display controller
JPS61249086A (en) * 1985-04-26 1986-11-06 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Image display method and apparatus for adjacent display zone
JPH052154B2 (en) * 1985-04-26 1993-01-11 Intaanashonaru Bijinesu Mashiinzu Corp

Similar Documents

Publication Publication Date Title
US4258361A (en) Display system having modified screen format or layout
JPS62269989A (en) Display controller
JPS6049391A (en) Raster scan display system
JPS59184A (en) Division control system
JPS60158482A (en) Control system of crt display unit
JPS649635B2 (en)
JPS628192A (en) Cursor control circuit
JPS648335B2 (en)
JPS5946681A (en) Pattern writing system for user's definition ram
JPS6364798B2 (en)
JPH071425B2 (en) Raster scan display system
JP2642350B2 (en) Display control device
JPH08123400A (en) Display control device, storing method for displayed information and display device
JPS63113598A (en) Expansion display system for character data
JPS6067986A (en) Writing of display data into display unit
JPS61179489A (en) Display unit
JPS58107583A (en) Display unit
JPH03288194A (en) Cursor storage control circuit
JPH08115072A (en) Dot display device
JPS59116688A (en) Image display
JPH09198027A (en) Character display device
JPS59148091A (en) Character graphic display unit
JPH07219516A (en) Plotting device and plotting method therefor
JPS61278889A (en) Display control circuit
JPH02154296A (en) Video image scrolling system