JPH02154296A - Video image scrolling system - Google Patents

Video image scrolling system

Info

Publication number
JPH02154296A
JPH02154296A JP63308564A JP30856488A JPH02154296A JP H02154296 A JPH02154296 A JP H02154296A JP 63308564 A JP63308564 A JP 63308564A JP 30856488 A JP30856488 A JP 30856488A JP H02154296 A JPH02154296 A JP H02154296A
Authority
JP
Japan
Prior art keywords
signal
sync signal
reset
monitor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63308564A
Other languages
Japanese (ja)
Inventor
Toshinori Takano
高野 利紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP63308564A priority Critical patent/JPH02154296A/en
Publication of JPH02154296A publication Critical patent/JPH02154296A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To easily scroll an image by generating a SYNC signal and an out-of- phase dummy SYNC signal, and using the dummy SYNC signal as a reset signal and resetting an address counter when a display on a monitor is scrolled. CONSTITUTION:A display circuit 1 is equipped with the address counter 2, a memory 3, the monitor 4, and a changeover switch 5. Further, the SYNC signal and dummy SYNC signal are generated. The monitor 4 displays data read out of the memory 3 as video information in synchronism with the SYNC signal. The changeover switch 5 is an electric switch to select the SYNC signal when the display is not scrolled or the dummy SYNC signal when the display is scrolled. Thus, the address counter 2 is reset with the dummy SYNC signal as the reset signal, so the image is easily scrolled.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、映像情報スクロール方式に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a video information scrolling method.

[従来技術] 映像情報をデジタルデータとしてメモリに書き込み、メ
モリから読み出されたデータをSYNC信号に同期して
モニタに表示する際、映像情報をスクロールする第1の
方式として、メモリに書き込むデータを連続して書き換
える方式がある。
[Prior Art] When writing video information to a memory as digital data and displaying the data read from the memory on a monitor in synchronization with a SYNC signal, the first method for scrolling the video information is to There is a method to rewrite continuously.

即ち、第4図(1)に示すように、メモリのアドレス「
0」〜r 239Jにキャラクタコード等のデータA0
〜A23、B0〜B113、〜 J0〜J13が記憶さ
れている。このデータA0〜A2a、B0〜’Baa、
〜、J0〜Jt3を24X10画素のモニタにおいて上
方向に1行スクロールする場合には、第4図(2)に示
すように、メモリのアドレスrOJ〜r239Jに全デ
ータBo=B2s、〜 Jo−Jzs、K、−に2、を
書き換えてモニタに表示する。以下、同様に全データを
書き換える。また、横方向にスクロールする場合も同様
である。
That is, as shown in FIG. 4 (1), the memory address "
0''~r 239J contains data such as character code A0
~A23, B0~B113, ~J0~J13 are stored. This data A0~A2a, B0~'Baa,
, J0 to Jt3 are scrolled upward by one line on a 24x10 pixel monitor, all data Bo=B2s, to Jo-Jzs are stored at memory addresses rOJ to r239J, as shown in FIG. 4(2). , K, - is rewritten as 2 and displayed on the monitor. After that, all data is rewritten in the same way. The same applies when scrolling in the horizontal direction.

第2の方式として、メモリの読み出しアドレスを逆に変
化させる方式がある。この第2の方式では、第5図に示
すように、モニタ51と、メモリ52と、プリセット付
きアドレスカウンタ53と、プリセットデータ用メモリ
54と、S¥NCカウンタ55とを備える。また、スク
ロール量を定めるスクロールコントロール信号とSYN
C信号が準6iiiされる。
A second method is to reversely change the read address of the memory. As shown in FIG. 5, this second system includes a monitor 51, a memory 52, an address counter 53 with preset, a memory 54 for preset data, and an S\NC counter 55. In addition, the scroll control signal and SYN which determine the amount of scrolling are
The C signal is converted to quasi-6iii.

SYNCカウンタ55は、SYNC信号を出力する。プ
リセットデータ用メモリ54は、スクロールコントロー
ル信号に応答して、プリセット信号を、出力する。プリ
セット付きアドレスカウンタ53は、SYNC信号に応
答してリセットし、プリセット信号に応答してプリセッ
ト値からカウントを開始する。
SYNC counter 55 outputs a SYNC signal. The preset data memory 54 outputs a preset signal in response to the scroll control signal. The preset address counter 53 is reset in response to the SYNC signal, and starts counting from the preset value in response to the preset signal.

この第2の方式において、メモリ52のアドレス「O」
〜l” 239jには、第6図(1)に示すように、キ
ャラクタコード等のデータA。−A23、B 、 −B
23、〜 J o’= 123が記憶されている。この
データA。−A23、B0〜B23、〜 J0〜J2’
lを24×10画素のモニタ51において上方向に1キ
ャラクダ行スクロールする場合には、第6図(2)に示
すように、メモリ52のアドレス「0」〜「23」にデ
ータに0〜に23を書き換え、プリセット付きアドレス
カウンタ53のカウント値の初期値を換えアドレス「2
4」からアクセスし、データB。−B23、〜J0〜J
23、K0〜に!3をモニタ51に表示する。以下、同
様に1行ずつデータを書き換え、アドレスを+24シて
アクセスする。
In this second method, address "O" of memory 52
~l" 239j, as shown in FIG. 6 (1), data A such as character code. -A23, B, -B
23, to J o'= 123 are stored. This data A. -A23, B0~B23,~J0~J2'
When scrolling 1 character line upward on the 24×10 pixel monitor 51, as shown in FIG. 23, change the initial value of the count value of the preset address counter 53, and set the address "2" to
4" and access data B. -B23, ~J0~J
23, to K0~! 3 is displayed on the monitor 51. Thereafter, the data is similarly rewritten line by line and accessed by increasing the address by +24.

[発明が解決しようとする課題] しかし、第1の方式では、スクロールするために、多量
のデータを短時間に書き換える必要がある。
[Problems to be Solved by the Invention] However, in the first method, in order to scroll, it is necessary to rewrite a large amount of data in a short time.

第2の方式では、スクロールするために、プリセット付
きアドレスカウンタが必要であり、しかも、カウントの
初期値を複雑に変化させなければならなかった。
In the second method, an address counter with a preset was required for scrolling, and the initial value of the count had to be changed in a complicated manner.

本発明は、上述の技術的課題を解決し、容易にスクロー
ルすることができる映像情報スクロール方式を提供する
ことを目的とする。
An object of the present invention is to solve the above-mentioned technical problems and provide a video information scrolling method that allows easy scrolling.

[課題を解決するための手段] 本発明に係る映像情報スクロール方式は、リセット信号
によってリセットされるアドレスカウンタと、 映像情報がデジタルデータとして書き込まれ、アドレス
カウンタの計数値にしたがって書き込まれたデータを読
み出すメモリとを備え、SYNC信号と、SYNC信号
とずれた偽SYNC信号とを準備し、 メモリから読み出されたデータをSYNC信号に同期し
てモニタに映像情報として表示する際、モニタの表示を
スクロールしない場合には、SYNC信号をリセット信
号としてアドレスカウンタをリセットし、 モニタの表示をスクロールする場合には、偽SYNC信
号をリセット信号としてアドレスカウンタをリセットす
ることをことを特徴とするものである。
[Means for Solving the Problems] The video information scrolling method according to the present invention includes an address counter that is reset by a reset signal, video information written as digital data, and data written according to the count value of the address counter. It is equipped with a memory to read out, prepares a SYNC signal and a false SYNC signal that is shifted from the SYNC signal, and when displaying the data read out from the memory as video information on the monitor in synchronization with the SYNC signal, the display on the monitor is When not scrolling, the address counter is reset using the SYNC signal as a reset signal, and when the monitor display is scrolled, the address counter is reset using the false SYNC signal as the reset signal. .

[作用] メモリから読み出されたデータをSYNC信号に同期し
てモニタに映像情報として表示する際、モニタの表示を
スクロールする場合には、偽SYNC信号をリセット信
号としてアドレスカウンタをリセットするので、容易に
映像をスクロールすることが出来る。
[Function] When displaying the data read from the memory as video information on the monitor in synchronization with the SYNC signal, when scrolling the monitor display, the address counter is reset using the false SYNC signal as a reset signal. You can easily scroll through the video.

[実施例] 以下、図面に基づいて、本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail based on the drawings.

第1図は、本発明の一実施例の映像情報スクロール方式
を達成する簡略化した回路図である。
FIG. 1 is a simplified circuit diagram for achieving a video information scrolling method according to an embodiment of the present invention.

この表示回路1は、アドレスカウンタ2と、メモリ3と
、モニタ4と、切換スイッチ5とを備える。また、SY
NC信号と、偽SYNC信号とが準備される。
This display circuit 1 includes an address counter 2, a memory 3, a monitor 4, and a changeover switch 5. Also, S.Y.
An NC signal and a false SYNC signal are prepared.

アドレスカウンタ2は、リセット信号によって「0」に
リセットされる。メモリ3は、映像情報が書き込まれ、
アドレスカウンタ2の計数値にしたがって書き込まれた
データを読み出す。モニタ4は、メモリ3から読み出さ
れたデータをSYNC信号に同期して映像情報として表
示する。切換スイッチ5は、電気的スイッチであり、ス
クロールしない場合にはSYNC信号を選択し、スクロ
ールする場合には偽SYNC信号を選択する。この選択
によって、SYNC信号または偽SYNC信号がリセッ
ト信号としてアドレスカウンタ2に与えられる。
Address counter 2 is reset to "0" by a reset signal. Memory 3 is where video information is written,
The written data is read out according to the count value of the address counter 2. The monitor 4 displays the data read from the memory 3 as video information in synchronization with the SYNC signal. The changeover switch 5 is an electric switch, and selects the SYNC signal when not scrolling, and selects the false SYNC signal when scrolling. Depending on this selection, a SYNC signal or a false SYNC signal is applied to the address counter 2 as a reset signal.

SYNC信号は、H3YNC信号と、VSYNC信号と
を含む。偽SYNC信号は、SYNC信号とずれており
、偽HSYNC信号と、偽VSYNC信号とを含む。即
ち、偽H8YNC信号はHSYNC信号とずれており、
偽VSYNC信号はVSYNC信号とずれている。
The SYNC signal includes an H3YNC signal and a VSYNC signal. The false SYNC signal is offset from the SYNC signal and includes a false HSYNC signal and a false VSYNC signal. That is, the false H8YNC signal is out of alignment with the HSYNC signal,
The false VSYNC signal is out of sync with the VSYNC signal.

次ぎに、映像情報をスクロールする場合を説明する。メ
モリ3のアドレス「0」〜r 239Jには、第2図(
1)に示すように、キャラクタコード等のデータA。−
A2B、B0〜Bts、・・・ J0〜J23が記憶さ
れている。ここで、便宜上、メモリ3のデータを書き換
えずに1行ずつ上方にスクロールさせるものとする。こ
の場合には、第2図(1)に示すように、偽VSYNC
信号をVSYNC信号から1行分ずらす。また、便宜上
、スクロールしない場合に、アドレスカウンタ2が「0
」〜「9」までカウントした時にリセットするとすると
、スクロールする場合には、偽VSYNC信号によって
、アドレスカウンタ2は、「0」〜「8」までカウント
したときにリセットする。一方、モニタ4は、VSYN
C信号に基づいて表示を行う。従って、モニタ4は、第
2図(2)に示すように、アドレスカウンタ2の「0」
〜「8」のカウントによってメモリ3のアドレス「0」
〜r215Jのデータを表示し、アドレスカウンタ2の
0のカウントによってメモリ3のアドレスr216J〜
r 239Jに代えてアドレスrOJ〜「23」のデー
タA。〜A2sを表示する。
Next, a case in which video information is scrolled will be explained. Addresses “0” to r 239J of memory 3 contain the information shown in Figure 2 (
As shown in 1), data A such as a character code. −
A2B, B0-Bts,... J0-J23 are stored. Here, for convenience, it is assumed that the data in the memory 3 is scrolled upward line by line without being rewritten. In this case, as shown in Figure 2 (1), the false VSYNC
Shift the signal one line from the VSYNC signal. Also, for convenience, if you do not scroll, address counter 2 will be set to "0".
Suppose that the address counter 2 is reset when counting from ``0'' to ``9'', and when scrolling, the address counter 2 is reset when counting from ``0'' to ``8'' due to the false VSYNC signal. On the other hand, monitor 4 has VSYN
Display is performed based on the C signal. Therefore, the monitor 4 reads "0" of the address counter 2, as shown in FIG. 2 (2).
~Address “0” of memory 3 by counting “8”
~r215J data is displayed, and address r216J~ of memory 3 is displayed by counting 0 of address counter 2.
Data A from address rOJ to "23" in place of r239J. ~Display A2s.

次の表示においては、アドレスカウンタ2は、第2図(
3)に示すように、「1」からカウントしており、「8
」でリセットする。即ち、偽VSYNC信号は、1行分
よけいにずらされる。従って、モニタ4は、第2図(4
)に示すように、アドレスカウンタ2の「1」〜「8」
のカウントによってメモリ3のアドレス「24」のデー
タから表示を開始し、アドレスr 191JのデータB
0〜Bts、〜I0〜itsまで表示し、アドレスカウ
ンタ2の「O」、「1」のカウントによってアドレス「
0」〜「47」のデータA0〜A23、B0〜13it
を表示する。
In the next display, the address counter 2 is shown in FIG.
As shown in 3), it is counted from "1", and "8"
” to reset. That is, the false VSYNC signal is shifted by one row. Therefore, the monitor 4 is
), “1” to “8” of address counter 2
The display starts from the data at address "24" in memory 3 by counting, and data B at address r191J is displayed.
0~Bts, ~I0~its are displayed, and the address “O” and “1” of address counter 2 are displayed.
0” to “47” data A0 to A23, B0 to 13it
Display.

このようにして映像情報のスクロールが行われる。In this way, scrolling of the video information is performed.

なお、モニタ4の下方から新規の映像情報を表示する場
合には、メモリ3の若い1行分のアドレスrOJ〜「2
3」から順次1行分ずつデータに0〜に23、・・・を
書き換えればよい。
Note that when displaying new video information from the bottom of the monitor 4, the address rOJ for the youngest line of the memory 3 ~ "2
3" and then rewrite the data 0 to 23, . . . one line at a time.

また、偽V S Y N C信号をVSYNC信号から
1ラインずつずれるようにすれば、文字キャラクタを表
示している場合においても、1ラインずつスクロールを
することが出来る。また、複数ラインで1ドツト表示し
ている場合においても1ラインずつスクロールすること
ができる。また、偽VSYNC信号のVSYNC信号か
らのずれを調整することによって、数フレームに1ライ
ン、1行等のスクロールや、下方向のスクロールや、斜
め方向のスクロールを行うことができる。
Furthermore, if the false VSYNC signal is shifted from the VSYNC signal one line at a time, it is possible to scroll one line at a time even when text characters are displayed. Furthermore, even when one dot is displayed on multiple lines, it is possible to scroll one line at a time. Furthermore, by adjusting the deviation of the false VSYNC signal from the VSYNC signal, it is possible to scroll by one line or one line in several frames, scroll downwards, or scroll diagonally.

さらに、偽H3YNC信号のH9YNC信号からのずれ
によって、水平左右方向、斜め方向のスクロールを行う
ことが出来る。
Further, depending on the deviation of the false H3YNC signal from the H9YNC signal, scrolling can be performed in the horizontal, left-right, and diagonal directions.

このような偽SYNC信号の作成は容易であり、簡単に
準備することが出来る。従って、容易に映像情報をスク
ロールすることができる。また、アドレスカウンタ2に
特別な工夫をする必要がなく、通常どうりカウントして
いればよい。
Creating such a false SYNC signal is easy and can be easily prepared. Therefore, the video information can be easily scrolled. Further, there is no need to make any special arrangements for the address counter 2, and it is sufficient to count as usual.

なお、本発明の他の実施例として、第3図に示すように
、第1図の偽SYNC信号および切換スイッチ5に代え
て、カウンタ6、メモリ7およびデジタルコンパレータ
8を用いるようにしてもよい。カウンタ6は、走査線の
表示位置を計測する。
In addition, as another embodiment of the present invention, as shown in FIG. 3, a counter 6, a memory 7, and a digital comparator 8 may be used in place of the false SYNC signal and changeover switch 5 in FIG. . A counter 6 measures the display position of the scanning line.

メモリ7は、スクロール量設定用のものである。The memory 7 is for setting the scroll amount.

デジタルコンパレータ8は、カウンタ6の走査位置とメ
モリ7のスクロール量設定値とを比較して一致した場合
において、スクロールしないときには無条件にSYNC
信号を、また、スクロールするときには設定値と一致し
た場合に偽SYNC信号をアドレスカウンタ2に出力す
る。
The digital comparator 8 compares the scanning position of the counter 6 with the scroll amount setting value of the memory 7, and when they match, the digital comparator 8 automatically outputs SYNC when no scrolling is performed.
When the signal is scrolled, a false SYNC signal is output to the address counter 2 if the signal matches the set value.

従って、表示回路9においても、容易に映像情報をスク
ロールすることができる。また、アドレスカウンタ2に
特別な工夫をする必要がなく、通常とうりカウントして
いればよい。
Therefore, the display circuit 9 can also easily scroll the video information. Further, there is no need to make any special arrangements for the address counter 2, and it is sufficient to count normally.

[発明の効果] 以上のように本発明によれば、メモリから読み出された
データをSYNC信号に同期してモニタに映像情報とし
て表示する際、モニタの表示をスクロールする場合には
、偽SYNC信号をリセット信号としてアドレスカウン
タをリセットするので、容易に映像をスクロールするこ
とが出来る。
[Effects of the Invention] As described above, according to the present invention, when displaying data read from a memory as video information on a monitor in synchronization with a SYNC signal, when scrolling the display on the monitor, false SYNC Since the address counter is reset using the signal as a reset signal, the video can be easily scrolled.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の映像情報スクロール方式を
達成する簡略化した回路図、第2図は映像情報をスクロ
ールする場合を説明するための図、第3図は本発明の他
の実施例の映像情報スクロール方式を達成する簡略化し
た回路図、第4図は従来の第1の映像情報スクロール方
式を説明するための図、第5図は従来の映像情報スクロ
ール方式を達成する簡略化した回路図、第6図は第5図
の映像情報をスクロールする場合を説明するための図で
ある。 2・・・アドレスカウンタ 3.7・・・メモリ 4・・・モニタ 5・・・切換スイッチ 6・・・カウンタ 8・・・デジタルコンパレータ !  わ りF 偽VSYNCVSYNC (工号 に1号 QVSYNCVSYNC 1エ 号  1 ’% 第 図 第 図 ■
FIG. 1 is a simplified circuit diagram for achieving a video information scrolling method according to an embodiment of the present invention, FIG. 2 is a diagram for explaining the case where video information is scrolled, and FIG. A simplified circuit diagram for achieving the video information scrolling method of the embodiment, FIG. 4 is a diagram for explaining the first conventional video information scrolling method, and FIG. 5 is a simplified circuit diagram for achieving the conventional video information scrolling method. The converted circuit diagram, FIG. 6, is a diagram for explaining the case where the video information in FIG. 5 is scrolled. 2... Address counter 3.7... Memory 4... Monitor 5... Selector switch 6... Counter 8... Digital comparator! Wari F False VSYNCVSYNC (Engineering number 1 QVSYNCVSYNC 1E No. 1 '% Figure Figure ■

Claims (1)

【特許請求の範囲】 リセット信号によってリセットされるアドレスカウンタ
と、 映像情報がデジタルデータとして書き込まれ、書き込ま
れたデータをアドレスカウンタの計数値にしたがって読
み出すメモリとを備え、 SYNC信号と、SYNC信号とずれた偽SYNC信号
とを準備し、 メモリから読み出されたデータをSYNC信号に同期し
てモニタに映像情報として表示する際、モニタの表示を
スクロールしない場合には、SYNC信号をリセット信
号としてアドレスカウンタをリセットし、 モニタの表示をスクロールする場合には、偽SYNC信
号をリセット信号としてアドレスカウンタをリセットし
することをことを特徴とする映像情報スクロール方式。
[Claims] An address counter that is reset by a reset signal, and a memory in which video information is written as digital data and the written data is read out according to the count value of the address counter, and a SYNC signal and a SYNC signal. Prepare a shifted false SYNC signal, and when displaying the data read from memory as video information on the monitor in synchronization with the SYNC signal, if the monitor display does not scroll, use the SYNC signal as a reset signal to address the A video information scrolling method characterized in that when a counter is reset and a display on a monitor is scrolled, an address counter is reset using a false SYNC signal as a reset signal.
JP63308564A 1988-12-06 1988-12-06 Video image scrolling system Pending JPH02154296A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63308564A JPH02154296A (en) 1988-12-06 1988-12-06 Video image scrolling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63308564A JPH02154296A (en) 1988-12-06 1988-12-06 Video image scrolling system

Publications (1)

Publication Number Publication Date
JPH02154296A true JPH02154296A (en) 1990-06-13

Family

ID=17982541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63308564A Pending JPH02154296A (en) 1988-12-06 1988-12-06 Video image scrolling system

Country Status (1)

Country Link
JP (1) JPH02154296A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304787A (en) * 1991-04-01 1992-10-28 Sanyo Electric Co Ltd Title picture inserting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304787A (en) * 1991-04-01 1992-10-28 Sanyo Electric Co Ltd Title picture inserting device

Similar Documents

Publication Publication Date Title
JP3274682B2 (en) Still image display device and external storage device used therefor
US4630039A (en) Display processing apparatus
JPH0557599B2 (en)
JPS5912176B2 (en) Cursor circuit for digital television display
JPH02154296A (en) Video image scrolling system
US6002391A (en) Display control device and a method for controlling display
JP2623592B2 (en) Display control device
JP2609628B2 (en) Memory address controller
JPH02188787A (en) Cursor display controller
JPS59222888A (en) Video display
JPH0443594B2 (en)
JP2642350B2 (en) Display control device
JPH0697389B2 (en) Display controller
JPS63184791A (en) Blinking control system
JPS6224296A (en) Animation display unit
JPS6364798B2 (en)
JPH05158642A (en) Control system for parameter of display device
JPH077266B2 (en) Display controller
JPH0573019A (en) Image synthesizing and displaying device
JPS644194B2 (en)
JPS61209481A (en) Character display unit
JPH01276196A (en) Image display controller
JPS59151186A (en) Character display
JPH021900A (en) Display controller
JPH0196693A (en) Display controller