JPS58107583A - Display unit - Google Patents
Display unitInfo
- Publication number
- JPS58107583A JPS58107583A JP20612081A JP20612081A JPS58107583A JP S58107583 A JPS58107583 A JP S58107583A JP 20612081 A JP20612081 A JP 20612081A JP 20612081 A JP20612081 A JP 20612081A JP S58107583 A JPS58107583 A JP S58107583A
- Authority
- JP
- Japan
- Prior art keywords
- display
- code
- screen
- characters
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(技術分野)
本発明は、表示装置における表示画面の表示属性制御に
関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to display attribute control of a display screen in a display device.
(背景技術)
従来の表示装置を第1図に示す、第1図における動作に
ついて簡単に説明する。まず表示すべき文字・記号等の
コード、および文字Φ記号等にフィールド単位で表示属
性を与えるFA(フィールド アトリビュート)コード
を表示容酸分記憶する画面メモリ1に同期回路4からの
アドレス指定により、順次表示文字Φ記号等およびFA
コードが読出される。ケおFAコードはFAコードとF
Aコードの間のフィールドに表示属性を与えるもので第
2図に示すように、b8=、oのとき文字・記号等のコ
ード、b8=1のときFAコードとし、bo−b、の各
ビットは〆転、ブリンク、非表示、高輝度、罫線等の表
示属性を定義することが出来る。さて画面メモリから読
出されたコードはパターンメモリ2aとビデオ発生部2
bとからなるパターン発生器2に出力しコードに従った
ビデオデータに変換する。このビデオデータに対し、F
Aコードの指定により表示属性を制御するビデオ制御部
3aと同期回路より出力される表示領域信号をゲートす
るアンド回路3bよりなる表示属性制御回路3により反
転、ブリンク、非表示、高輝度、罫線等の表示属性を付
加し1表示部5にて表示を行う、上記方式において画面
メモリlが第3図に示すように、画面の初めから画面束
までに対応した表示コードが画面メモリの若い番地から
連続に表示容量分配列されている。即ち表示文字数を横
N字、縦M行とした場合、画面メモリには横N字、縦M
行分保有している時に第4図(a)の画面表示を一行繰
上げ表示を行うと、wS4図(b)の画面表示となり第
4図(a)で示すFA。(Background Art) A conventional display device is shown in FIG. 1, and the operation in FIG. 1 will be briefly described. First, by specifying an address from the synchronization circuit 4, the screen memory 1 stores codes for characters and symbols to be displayed, and FA (Field Attribute) codes that give display attributes on a field-by-field basis to characters, Φ symbols, etc. Sequential display characters Φ symbol etc. and FA
The code is read. Keo FA code is FA code and F
This gives display attributes to the field between the A code, and as shown in Figure 2, when b8=, o, it is a character/symbol code, when b8=1, it is an FA code, and each bit of bo-b. can define display attributes such as scrolling, blinking, non-display, high brightness, and ruled lines. Now, the code read from the screen memory is the pattern memory 2a and the video generator 2.
The video data is outputted to a pattern generator 2 consisting of a code and converted into video data according to the code. For this video data, F
A display attribute control circuit 3 consisting of a video control section 3a that controls display attributes according to the specification of an A code and an AND circuit 3b that gates a display area signal output from a synchronization circuit can perform inversion, blinking, non-display, high brightness, ruled lines, etc. In the above method, display attributes are added and the display is performed on one display section 5. As shown in FIG. They are arranged continuously according to the display capacity. In other words, if the number of displayed characters is N characters horizontally and M lines vertically, the screen memory has N characters horizontally and M lines vertically.
If the screen display in FIG. 4(a) is moved forward by one line while the rows are held, the screen display in FIG. 4(b) becomes the FA shown in FIG. 4(a).
が画面メモリ内に存在しない為に第3図(b)の画面表
示中のC,D、Hの文字に表示属性が付加されず装置固
有の初期値で表示されることとなる。Since the characters C, D, and H do not exist in the screen memory, no display attributes are added to the characters C, D, and H displayed on the screen in FIG. 3(b), and they are displayed with initial values unique to the device.
このようにFAコード〜FAコード間で指定される表示
属性を複数行にわたって指定した場合1行繰上げ又は行
繰下げを行うと、画面メモリ間にFAコードが存在しな
くなり表示属性が付加されなくなる欠点があった。In this way, when display attributes specified between FA codes are specified over multiple lines, if you move up or down one line, the FA code will not exist between screen memories and the display attributes will not be added. there were.
(発明の課題)
本発明の目的はこれらの欠点を除去するために行繰下げ
、行繰下げ時にもFAの指定が各行番先頭文字位置に有
効となる表示装置を提供することにあり、その特徴は、
スクリーン(5)に表示する文字拳記号コードおよび該
コードにフィールド単位で表示属性を与えるFAコード
を記憶する画面メモリ(1)と、該メモリ(’1)から
順次読出されるコードをパターンデータに変換するパタ
ーン発生器(2)と、該パターン発生器(2)から得ら
れるパターンデータを前記FAコードによって修飾して
前記スクリーン(5)に表示させる表示属性制御回路(
3)とを有する表示装置において、前記画面メモリ(1
)は1表示される各行の行頭文字以降に表示属性を付加
するためのFAコードを記憶する領域を各行毎に1字分
もち、該領域の文字に従って、パターンデータが修飾さ
れると共に、該領域の文字自身はスクリーン(5)に表
示させない為の表示属性制御回路(6)が具備されるご
とき表示装置にある。(Problems to be solved by the invention) In order to eliminate these drawbacks, it is an object of the present invention to provide a display device in which the FA designation is valid at the first character position of each line number even when moving a line down, and its characteristics are as follows. ,
A screen memory (1) that stores the character fist symbol code to be displayed on the screen (5) and the FA code that gives display attributes to the code in field units, and the codes sequentially read from the memory ('1) into pattern data. a pattern generator (2) to be converted; and a display attribute control circuit (2) that modifies the pattern data obtained from the pattern generator (2) with the FA code and displays it on the screen (5).
3), the display device having the screen memory (1);
) has an area for each line that stores an FA code for adding display attributes after the first letter of each displayed line, and the pattern data is modified according to the characters in the area, and the area is The characters themselves are located on a display device equipped with a display attribute control circuit (6) for not displaying them on the screen (5).
(発明の構成及び作用)
第5図は本発明に関する表示属性制御の原理図であり、
表示画面と画面メモリの対応関係により表示文字数を横
N字、縦M行とすると、画面メモリは横N千1字、縦M
行分持ち各行にまたがる0/1.0/2.0/3・・・
O/MにFAコードを記憶し本領域を非表示とする。こ
の場合、第4図に対応させた表示画面を第6図に示すと
、第6図(a>の表示画面となる0本画面を1行繰上げ
表示した場合は第6図(b)の表示画面となり第4図(
b)のようにc 、 D 、 Em文字に表示属性が付
加されない欠点が除去できる。即ち行頭文字以降に必ず
表示属性を与えることが出来る。さて第7図は本発明に
係る表示装置の一実施例を示すブロック図である。(Structure and operation of the invention) FIG. 5 is a diagram showing the principle of display attribute control related to the present invention,
Depending on the correspondence between the display screen and screen memory, if the number of displayed characters is N characters horizontally and M lines vertically, the screen memory will be N characters horizontally and M vertically.
0/1.0/2.0/3... that spans each line.
Store the FA code in O/M and hide this area. In this case, if the display screen corresponding to FIG. 4 is shown in FIG. 6, if the 0 line screen that becomes the display screen in FIG. The screen becomes Figure 4 (
The disadvantage of not adding display attributes to characters c, D, and Em as shown in b) can be eliminated. In other words, display attributes can always be given after the first character. Now, FIG. 7 is a block diagram showing one embodiment of a display device according to the present invention.
なお符号1〜5に使用した構成要素には同じ符号を用い
る。第7図において6は表示領域を制御する為の表示領
域制御部である。Note that the same reference numerals are used for the constituent elements used in reference numerals 1 to 5. In FIG. 7, 6 is a display area control section for controlling the display area.
次にL記構酸による表示装置表示動作について説明する
。まず同期回路4からのアドレス指定により画面メモリ
1から順次読出されるコードはパターン発生器2を介し
てビデオデータに変換され表示属性制罐回路3によりビ
デオデータに対して表示属性が付加される。第5図で示
される画面メモリ1の0/1.0/2.0/3・・・O
/Hに記憶されるFAコードが読出され、表示属性制御
回路3内のFAコードによって指定された表示属性がビ
デオ制御部4aにより付加され、本FAコードの1文字
表示時間は表示領域制御回路6によって作られた表示領
域制御信号の出力をアンド回路4bでゲートし非表示と
し、表示領域内にある各!テ頭文字以降に必ず表示属性
を与えるようにし、横N字、縦M行の表示を可能にした
ものである。なお表示領域制御回路6は第8図で示すブ
ロック図で動作する。フリップフロップlは同期回路よ
り出力されるものでアンド回路2は1文字表示時間分遅
延させた信号と同期回路より出力される表示領域制御信
号をゲートし画面メモリの071,0/2.0/3・・
・0−/Nに記憶されているFAコード領域を表示領域
制御信号から除き、アンド回路3bに出力するものであ
る。Next, the display operation of the display device using the L-styl acid will be explained. First, codes sequentially read out from the screen memory 1 by addressing from the synchronization circuit 4 are converted into video data via the pattern generator 2, and a display attribute is added to the video data by the display attribute control circuit 3. 0/1.0/2.0/3...O of screen memory 1 shown in FIG.
The FA code stored in /H is read out, the display attribute specified by the FA code in the display attribute control circuit 3 is added by the video control unit 4a, and the display area control circuit 6 displays one character of this FA code. The output of the display area control signal generated by the AND circuit 4b is gated to make it non-display, and each ! A display attribute is always given after the first letter of te, and it is possible to display N characters horizontally and M lines vertically. Note that the display area control circuit 6 operates according to the block diagram shown in FIG. The flip-flop l is output from the synchronous circuit, and the AND circuit 2 gates the signal delayed by one character display time and the display area control signal output from the synchronous circuit, and gates the signal 071,0/2.0/of the screen memory. 3...
- The FA code area stored in 0-/N is removed from the display area control signal and output to the AND circuit 3b.
以上説明したように本発明に係る表示装置によれば画面
メモリに各行頭文字以降に表示属性を付加するFAコー
ドを記憶する領域を各表示行頭文字コードの直前に置き
、本領域の内容を非表示とすることにより、各行頭文字
以降に表示属性を付加することができ、表示画面を上下
に2分割し各々について行繰上げ行繰下げ表示を行なっ
ても表示属性が必ず付加できる。なおハードウェアとし
ては通常表示画面は横80字、縦25行で合計2000
文字であり、画面メモリは2000文字分と各行の行頭
文字表示属性用として25文字分必要で2025文字分
となるが、画面メモリはメモリチップの制限により20
48文字分持っているのが普通であるので、通常、画面
メモリの増加なしで各行の行頭文字表示属性用FAコー
ド領域を非表示とする表示領域制御回路のみを第1図に
追プロするのみで実現できる。As explained above, according to the display device according to the present invention, an area for storing an FA code that adds a display attribute after each bullet is placed in the screen memory immediately before each display bullet code, and the contents of this area are By displaying, display attributes can be added after each bullet, and display attributes can always be added even if the display screen is divided into upper and lower halves and a line-up/line-down display is performed for each. As for the hardware, the normal display screen is 80 characters horizontally and 25 lines vertically, for a total of 2000 characters.
The screen memory is required for 2000 characters and 25 characters for the bullet character display attribute of each line, resulting in a total of 2025 characters, but the screen memory is limited to 20 characters due to the memory chip limit.
Since it is normal to have 48 characters, normally only the display area control circuit that hides the FA code area for the bullet character display attribute of each line without increasing the screen memory is added to Figure 1. This can be achieved with
(発明の効果)
本発明は表示属性を示すFAコードを表示上の各行の先
頭番地に割当てるとともにこれを非表示としたので、表
示画面を1行繰上げまたは繰下げても表示属性を保持す
ることができる。(Effects of the Invention) The present invention assigns the FA code indicating the display attribute to the first address of each line on the display and hides it, so the display attribute can be maintained even if the display screen is moved up or down by one line. can.
第1図は従来の表示装置を示すブロック図、第2図は第
1図における画面メモリの文字・記号等、と表示属性と
の関係を示す説期図、第3図は第1図における画面メモ
リと表示画面との関係を示す説明図、第4図(a)及び
(b)は第1図における表示画面の1行繰上げを示す説
明図、第5図は本発明の一実施例を示す画面メモリと表
示画面との関係を示す原理図、第6図(a)及び(b)
は第5図における表示画面の1行繰上げを示す説明図、
第7図は本発明の一実施例を示すブロック図、第8図は
第7図における表示領域制御部を示すブロック図である
。
1;画葡メモリ、 2;パターン発生器、3;表
示属性制御回路、4;同期回路、5;スクリーン、
6;表示領域制御回路。
特許出願人 沖電気工業株式会社Fig. 1 is a block diagram showing a conventional display device, Fig. 2 is an illustrative diagram showing the relationship between characters, symbols, etc. in the screen memory in Fig. 1 and display attributes, and Fig. 3 is a screen diagram showing the screen in Fig. 1. An explanatory diagram showing the relationship between the memory and the display screen; FIGS. 4(a) and (b) are explanatory diagrams showing the increment of one line on the display screen in FIG. 1; FIG. 5 shows an embodiment of the present invention. Principle diagram showing the relationship between screen memory and display screen, FIGS. 6(a) and (b)
is an explanatory diagram showing moving up one line of the display screen in FIG. 5,
FIG. 7 is a block diagram showing an embodiment of the present invention, and FIG. 8 is a block diagram showing a display area control section in FIG. 1; Drawing memory, 2; Pattern generator, 3; Display attribute control circuit, 4; Synchronization circuit, 5; Screen,
6; Display area control circuit. Patent applicant Oki Electric Industry Co., Ltd.
Claims (1)
コード゛を記憶する画面メモリ(1)と、該メモリ(1
)から−次読出されるコードをパターンデータ&!変換
するパターン発生器(2)と、該パターン発生器(2)
か、ら得られ、るパタ−ンデータを前記FAコードによ
って修飾して前記スクリーン(5)に表示させる表示属
性制御回路(3)とを有する表示装置において、前記画
面メモリ(1)は、表るため゛のFAコード“を記憶す
る領域を各行毎に1字分もち、該、領域、の文字に従っ
て、パターンデータが修飾されると共に、該領域の文字
自身はスクリーン(5)に表示させない為の表示領域制
御回路(6)が具備されることを□特徴とすゑ表示装置
。and FA that gives display attributes to the code in field units.
A screen memory (1) that stores the code, and a screen memory (1) that stores the code.
) to the code to be read next as pattern data &! a pattern generator (2) for converting and the pattern generator (2)
In the display device, the screen memory (1) includes a display attribute control circuit (3) that modifies pattern data obtained from the FA code with the FA code and displays it on the screen (5). Each line has an area for storing ``FA code'' for one character, and the pattern data is modified according to the characters in the area, and the characters in the area themselves are not displayed on the screen (5). □ A display device characterized by being equipped with a display area control circuit (6).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20612081A JPS58107583A (en) | 1981-12-22 | 1981-12-22 | Display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20612081A JPS58107583A (en) | 1981-12-22 | 1981-12-22 | Display unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58107583A true JPS58107583A (en) | 1983-06-27 |
JPH0120750B2 JPH0120750B2 (en) | 1989-04-18 |
Family
ID=16518120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20612081A Granted JPS58107583A (en) | 1981-12-22 | 1981-12-22 | Display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58107583A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0660947U (en) * | 1993-02-08 | 1994-08-23 | 横河電機株式会社 | Monocular reflective photoelectric switch |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5382136A (en) * | 1976-12-27 | 1978-07-20 | Nec Corp | Crt display unit |
JPS5465431A (en) * | 1977-11-04 | 1979-05-26 | Hitachi Ltd | Screen control system for display unit |
-
1981
- 1981-12-22 JP JP20612081A patent/JPS58107583A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5382136A (en) * | 1976-12-27 | 1978-07-20 | Nec Corp | Crt display unit |
JPS5465431A (en) * | 1977-11-04 | 1979-05-26 | Hitachi Ltd | Screen control system for display unit |
Also Published As
Publication number | Publication date |
---|---|
JPH0120750B2 (en) | 1989-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4101879A (en) | Cursor movement control device for screen-segmented display apparatuses | |
US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
JP2797435B2 (en) | Display controller | |
JPS58107583A (en) | Display unit | |
JPS58159578A (en) | Display | |
JPS6073674A (en) | Data display | |
JPS649635B2 (en) | ||
JPS628192A (en) | Cursor control circuit | |
JPH02310592A (en) | Screen scroll control system | |
JPS60144789A (en) | Character/graphic display controller | |
JP2846357B2 (en) | Font memory device | |
JPS60121496A (en) | Display control system | |
JP2642350B2 (en) | Display control device | |
JPS6011887A (en) | Character pattern reading system | |
JPS58129473A (en) | Memory control system | |
JPS5949609B2 (en) | Calibration position indication method | |
JPS60173588A (en) | Multiwindow display processing system | |
JPS59220785A (en) | Crt display unit | |
JPS5882295A (en) | Display | |
JPS59184A (en) | Division control system | |
JPS6011891A (en) | Display control system | |
JPS607476A (en) | Screen scrolling system | |
JPS61188584A (en) | Image display unit | |
JPS62145280A (en) | Display modification control system for bit map display | |
JPS60237489A (en) | Character display system |