JPS58159578A - Display - Google Patents

Display

Info

Publication number
JPS58159578A
JPS58159578A JP57043167A JP4316782A JPS58159578A JP S58159578 A JPS58159578 A JP S58159578A JP 57043167 A JP57043167 A JP 57043167A JP 4316782 A JP4316782 A JP 4316782A JP S58159578 A JPS58159578 A JP S58159578A
Authority
JP
Japan
Prior art keywords
map
address
display
counter
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57043167A
Other languages
Japanese (ja)
Inventor
辻 順一郎
風間 成介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57043167A priority Critical patent/JPS58159578A/en
Publication of JPS58159578A publication Critical patent/JPS58159578A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Document Processing Apparatus (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、文字や記号等を陰極線管(CRT )等の画
面上に表示する表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device that displays characters, symbols, etc. on a screen such as a cathode ray tube (CRT).

更に詳しくは、本発明は、表示画面をい(つかの領域に
分割することによって、文字、記号等から構成される複
数の画面を同時に表示する表示装置に関するものである
More specifically, the present invention relates to a display device that simultaneously displays a plurality of screens composed of characters, symbols, etc. by dividing the display screen into several areas.

第1図は、従来のこの種の表示装置の一例を示す構成ブ
ロック図である。図において、1は表示すべき複数の画
面の文字情報をコードとして記憶するコード・メモリで
、データはバス2を介して図示してないコントローラよ
り送られて(る。3はアドレス・カウンタで、CRT表
示モニタ4上での表示アドレスを示す。5はこのアドレ
ス・カウンタ6からの信号を入力とするアドレス変換器
で、アドレス・カウンタ3で示される表示アドレスを、
その位置に表示すべき情報を記憶しているコード・メモ
リ1の該当アドレスに変換するアドレス変換情報を、テ
ーブルとして格納している。6はコード・メモリ1から
読み出されたコードに対応する表示パターンを生成し、
CRT 4に表示するキャラクタ・ジェネレータである
。走査線型(ラスクスキャン型)のCRTにおいては、
文字を複数の走査線で表示する。そこで、キャラクタ・
ジェネレータ乙に対して1行の表示を行うために、その
1行を構成するコード列を、文字を構成する走査線の数
だけ繰返しコード・メモリ1からコード情報を読み出す
必要がある。7は行開始アドレス・カウンタであり、こ
の繰り返しの際の各行の先頭の表示位置におけるアドレ
ス・カウンタ6の内容を記憶する。1走査線の走査終了
時に、行開始アトVス・カウンタ7の値が、アドレス・
カウンタ6に送られ、アドレス・カウンタ6がその行に
相当するアドレス値を順次繰り返して出力する。その行
を構成する最後の走査線の走査が終了すると、その時の
アドレス・カウンタの値に基づき次の行の先頭アドレス
値を示すように、行開始アドレス・カウンタ7の値が更
新される。
FIG. 1 is a block diagram showing an example of a conventional display device of this type. In the figure, 1 is a code memory that stores character information of multiple screens to be displayed as codes, and the data is sent from a controller (not shown) via bus 2. 3 is an address counter; This shows the display address on the CRT display monitor 4. 5 is an address converter which inputs the signal from the address counter 6, and converts the display address shown by the address counter 3 into
Address conversion information for converting the information to be displayed at that position into the corresponding address of the code memory 1 that stores the information is stored as a table. 6 generates a display pattern corresponding to the code read from the code memory 1;
This is a character generator for display on CRT 4. In a scanning line type (rusk scan type) CRT,
Display text as multiple scanlines. Therefore, the character
In order to display one line to the generator B, it is necessary to read the code information from the code memory 1 repeatedly for the code string forming the one line as many times as the number of scanning lines forming the character. A line start address counter 7 stores the contents of the address counter 6 at the top display position of each line during this repetition. At the end of scanning one scanning line, the value of row start at Vs counter 7 becomes address
The address counter 6 sequentially repeats and outputs the address value corresponding to that row. When scanning of the last scanning line constituting the row is completed, the value of the row start address counter 7 is updated to indicate the start address value of the next row based on the value of the address counter at that time.

第2図は、第1図に示した従来装置において、表示画面
を10文字7行と仮定した場合の表示例である。カナ文
字を表示した画面部分8の右下部に5文字6行の英文字
を表示した画面部分9を分割表示した表示例である。こ
こで、10は画面部分8の表示開始位置であり、11は
画面部分9の表示開始位置である。
FIG. 2 is an example of a display in the conventional device shown in FIG. 1, assuming that the display screen is 10 characters and 7 lines. This is a display example in which a screen portion 9, in which five characters and six lines of English characters are displayed, is divided and displayed in the lower right corner of a screen portion 8, in which kana characters are displayed. Here, 10 is the display start position of the screen portion 8, and 11 is the display start position of the screen portion 9.

第6図は、第2図の表示例における画面部分9の表示領
域を縦、横各1文字ずつ拡大した場合の表示例である。
FIG. 6 is a display example in which the display area of the screen portion 9 in the display example of FIG. 2 is enlarged by one character each vertically and horizontally.

第4図は第2図、第3図を表示する際のコード・メモリ
1の内容を示したものである。ここで、12はコード・
メモリ1のアドレス、13はその内容を示す。
FIG. 4 shows the contents of the code memory 1 when FIGS. 2 and 3 are displayed. Here, 12 is the code
Address 13 of memory 1 indicates its contents.

第5図及び第6図は、それぞれ第2図及び第6図の表示
例を表示するためのアドレス変換テーブルの内容を、表
示画面に対応した形で示したもので、各数値はその表示
位置に該当するコード・メモリ1のアドレス値を示す。
Figures 5 and 6 show the contents of the address conversion table for displaying the display examples in Figures 2 and 6, respectively, in a form that corresponds to the display screen, and each numerical value is indicated at its display position. The address value of code memory 1 corresponding to is shown.

第5図及び第6図に示される様に、第2図から第6図に
画面部分の表示領域を拡大する場合、第6図において、
破線で囲まれた領域14のアドレス変換テーブルの内容
を全て変更しな(てはならず、これは多(の処理時間を
必要とする。
As shown in FIGS. 5 and 6, when expanding the display area of the screen portion from FIG. 2 to FIG. 6, in FIG.
All the contents of the address translation table in the area 14 surrounded by the broken line must be changed, which requires a lot of processing time.

このように、第1図に示すような従来装置においては、
画面の分割表示をアドレス変換テーブルを用いて行なっ
ていたので、分割領域の大きさの変更、スクロールの際
に多くの処理時間を必要とするという欠点があった。
In this way, in the conventional device as shown in FIG.
Since the divided display of the screen was performed using an address conversion table, there was a drawback that a lot of processing time was required when changing the size of the divided area and scrolling.

本発明は、このような従来装置における欠点をなくし、
表示画面領域の変更等の処理を高速化することを目的と
する。
The present invention eliminates such drawbacks in conventional devices, and
The purpose is to speed up processing such as changing the display screen area.

本発明に係る装置は、画面分割機構において、アドレス
変換テーブルを有せず、アドレス・カウンタと同期して
動くマツプ・カウンタと、どのプレーンを選択するかと
いう情報のみを記憶するマツプ・メモリによって、コー
ド・メモリ上のアドレスを示すようにしたことを特徴と
している。
The device according to the present invention does not have an address conversion table in the screen division mechanism, but uses a map counter that operates in synchronization with the address counter and a map memory that only stores information on which plane to select. The feature is that it shows the address on the code memory.

第7図は、本発明の一実施例を示す構成ブロック図であ
る。この図において、第1図と同一作用を行う部分は同
一符号を付して示し、その説明を省略する。第7図にお
いて、15はマツプ・メモリで、CRT 4にコード・
メモリ1上のどちらの画面を表示すべきかという画面切
換情報を記憶する。
FIG. 7 is a block diagram showing an embodiment of the present invention. In this figure, parts that perform the same functions as those in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted. In Fig. 7, numeral 15 is a map memory that stores codes on the CRT 4.
Screen switching information indicating which screen on the memory 1 should be displayed is stored.

その情報は、画面分割数が2の場合、各表示位置につき
1ビツトで表わされ、バス16を介して図示してないコ
ントローラから送られてくる。17.18は、第1.第
2のマツプ・カウンタで、それぞれコード・メモリ1上
の画面部分8,9の表示位置を示し、マツプ・メモリ1
5の内容に従って、信号線19から送られて(るカウン
トアツプイネーブル信号がオンのときにのみ、アドレス
・カウンタ6と同期してカウントアツプを行う。20 
、21は第1゜第2の行開始マツプ・カウンタで、行開
始アトVス・カウンタに対応して動き、各分割画面にお
けるその行の開始アドレスを記憶する。22.23は、
第1、 第2のベース・ンジスタで、コード・メモリ1
上における各画面の表示開始アドレスを記憶する。その
情報は、バス24.25を介してコントローラ(図示せ
ず)より送られる。各ベース・レジスタ22.23の出
力値は、1表示画面の表示終了時に、各行開始マツプ・
カウンタ20.21に初期値として送られる。26はセ
レクタで、マツプ・メモリ15の内容に基づいて、第1
.第2のマツプ・カウンタ17、18のどれかの出力を
選択し、その内容をコード・メモリ1に送る。
When the number of screen divisions is two, this information is represented by one bit for each display position, and is sent via bus 16 from a controller (not shown). 17.18 is the 1st. A second map counter indicates the display position of screen portions 8 and 9 on code memory 1, respectively;
According to the contents of 5, the count-up is performed in synchronization with the address counter 6 only when the count-up enable signal sent from the signal line 19 is on.
, 21 are first and second line start map counters that operate in response to the line start at Vs counter and store the start address of that line in each divided screen. 22.23 is
Code memory 1 in the first and second base registers.
Stores the display start address of each screen above. The information is sent from a controller (not shown) via bus 24.25. The output value of each base register 22, 23 is output from each line start map at the end of one display screen.
It is sent to counters 20 and 21 as an initial value. 26 is a selector which selects the first one based on the contents of the map memory 15;
.. The output of one of the second map counters 17, 18 is selected and its contents are sent to the code memory 1.

第8図は、本発明に係る装置において、第2図の表示例
を表示するためのマツプ・メモリ15の内容を、表示画
面に対応した形で示す説明図である。
FIG. 8 is an explanatory diagram showing the contents of the map memory 15 for displaying the display example of FIG. 2 in a form corresponding to the display screen in the apparatus according to the present invention.

マツプ・メモリ15ニおいて、画面部分8を表示する領
域には、QQ(kが記憶されており、画面部分9を表示
する領域には、5s−psが記憶されている。また、こ
の時、第1.第2のベース・レジスタ22.23には、
それぞれ0(画面部分8の表示開始位置10に該当スる
コード・メモリ1上のアドレス)、100(画面部分9
の表示開始位置11に該当するコード・メモリ1上のア
ドレス)が設定されている。
In the map memory 15, QQ(k is stored in the area where screen portion 8 is displayed, and 5s-ps is stored in the area where screen portion 9 is displayed. , the first and second base registers 22, 23,
0 (address in code memory 1 corresponding to display start position 10 of screen portion 8) and 100 (screen portion 9), respectively.
The address on the code memory 1 that corresponds to the display start position 11 is set.

ここで、表示画面の分割を第6図のよ517C変更する
場合、本発明においては、マツプ・メモリ15上であっ
て、第8図において、27で示される部分、すなわち、
画面部分9を表示する領域の増加部分の内容を、lll
Q%%からN1XXに変更するだけで行なうことができ
る。また、画面の分割表示領域の大きさを変えず、画面
分割領域内でスクロールを行う場合、マツプ・メモリ1
5の内容を変更する必要はな(、ベース・レジスタ2ろ
の値を変更するだけで行なうことができる。
Here, when changing the division of the display screen 517C as shown in FIG. 6, in the present invention, the portion indicated by 27 in FIG.
The content of the increased portion of the area that displays screen portion 9 is
This can be done simply by changing from Q%% to N1XX. Also, if you want to scroll within the screen split area without changing the size of the screen split display area, map memory 1
There is no need to change the contents of base register 5 (it can be done by simply changing the value of base register 2).

例えば、第2図の画面部分9に対して、上方向1行のス
クロールを行なう場合、ベース・レジスタ26の内容を
105に変更するだけでよい。
For example, if the screen portion 9 in FIG. 2 is to be scrolled one line upward, it is only necessary to change the contents of the base register 26 to 105.

なお、上記の説明では、説明を簡単にするために画面の
分割数を2としたが、この分割数は、マツプ・メモリ1
5の各表示位置あたりのピット数と、マツプ・カウンタ
の個数(行開始マツプ・カウンタ、ベース・レジスタの
個数)によって決定されるもので、マツプ・メモリのビ
ット数、マツプ・カウンタ等の個数を増やすことによっ
て容易に画面の分割数を増やすことができる。因みに、
表示画面の分割数を8とする場合、マツプ・メモリを各
表示位置6ビツト、マツプ・カウンタ、行開始マツプ・
カウンタ、ベース・レジスタの個数をそれぞれ8個とす
ればよい。
Note that in the above explanation, the number of screen divisions is 2 to simplify the explanation, but this number of divisions is based on the map memory 1.
It is determined by the number of pits per display position in 5 and the number of map counters (line start map counter, number of base registers), and the number of map memory bits, number of map counters, etc. By increasing the number of screen divisions, you can easily increase the number of screen divisions. By the way,
When the number of divisions of the display screen is 8, the map memory is divided into 6 bits for each display position, map counter, and line start map.
The number of counters and base registers may be eight each.

また、上記の説明では、表示装置に適用する場合を想定
したが、本発明の技術思想は、これに限らず印刷紙面の
レイアウト編集等を必要とする分野向けのプリンタ等に
も使用することができる。
Furthermore, in the above description, it is assumed that the invention is applied to a display device, but the technical idea of the present invention is not limited to this, but can also be applied to printers, etc. for fields that require layout editing of printed pages. can.

以上説明したように、本発明によれば、画面上の分割領
域の変更及び分割領域内のスクロールの際に、マツプ・
メモリ上の変更のあった部分の内容あるいは、各ベース
・レジスタの内容のみを変更すればよいから、この変更
処理が簡単になり、処理時間が短縮される利点がある。
As explained above, according to the present invention, when changing the divided area on the screen and scrolling within the divided area, the map
Since it is only necessary to change the contents of the changed portion of the memory or the contents of each base register, this modification process is simplified and the processing time is advantageously shortened.

また、画面分割処理のための回路手段は、その構成が簡
単であることから、容易にLSI化でき、全体のハード
ウェア・コストの低減化を図ることができる。
Further, since the circuit means for screen division processing has a simple configuration, it can be easily integrated into an LSI, and the overall hardware cost can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の表示装置の一例を示す構成ブロック図、
第2図は第1図装置において、表示画面の分割表示例、
第6図は第2図における画面部分9の表示領域を拡大し
た表示例、第4図は第2図。 第6図を表示する際のコード・メモリの内容を示す説明
図、第5図及び第6図は第2図及び第3図表示例を表示
するためのアドレス変換テーブルの内容を示す説明図、
第7図は本発明の一実施例を示す構成ブロック図、第8
図は第7図装置において、第2図の表示例を表示するた
めのマツプ・メモリの内容を示す説明図である。 1− コード・メモリ、3−アドレス・カウンタ。 4− CRT 、  5−−−−アドレス変換器、6−
キャラクタジェネレータ、7−行開始アドレス・カウン
タ。 15−−一−マツプ・メモリ、 17.18−マツプ・
カウンタ。 20 、21−−−一行開始マツブ・カウンタ、22.
23−ベース・レジスタ、26−セレクタ。 代理人  葛 野 信 − 第1図 第4図 第2図 O 第3ry! 第5図 I○ 第7図
FIG. 1 is a configuration block diagram showing an example of a conventional display device.
FIG. 2 shows an example of divided display of the display screen in the device shown in FIG.
6 is a display example in which the display area of the screen portion 9 in FIG. 2 is enlarged, and FIG. 4 is a display example in which the display area of the screen portion 9 in FIG. 2 is enlarged. An explanatory diagram showing the contents of the code memory when displaying FIG. 6, FIGS. 5 and 6 are explanatory diagrams showing the contents of an address conversion table for displaying the display examples of FIGS. 2 and 3,
FIG. 7 is a configuration block diagram showing one embodiment of the present invention;
This figure is an explanatory diagram showing the contents of a map memory for displaying the display example of FIG. 2 in the apparatus of FIG. 7. 1- code memory, 3- address counter. 4- CRT, 5----address converter, 6-
Character generator, 7-line starting address counter. 15--1-Map memory, 17.18-Map memory
counter. 20, 21---One line start matsub counter, 22.
23 - base register, 26 - selector. Agent Shin Kuzuno - Figure 1 Figure 4 Figure 2 O 3rd ry! Figure 5 I○ Figure 7

Claims (1)

【特許請求の範囲】[Claims] (1)表示画面をい(つかの領域に分割することにより
文字、記号を含む複数の画面を同時に表示する表示装置
において、 分割表示される複数の画面のコード・メモリ上における
アドレスを示すマツプ・カウンタ群と、各行の開始アド
レスを示す行開始マツプ・カウンタ群と、この行開始マ
ツプ・カウンタに初期値を与えるベース・レジスタ群と
、どのマツプ・カウンタな選択するかの情報を記憶する
マツプ・メモリと、このマツプ・メモリの内容に基づき
前記マツプ・カウンタな選択するセレクタと、表示画面
上の表示アドレスを示すアドレス・カウンタとを設け、 前記アドレス・カウンタで示されるアドレスに記憶され
ているマツプ・メモリの内容に基づいて、アドレス・カ
ウンタと同期して動作するマツプ・カウンタを選択し、
選択されたマツプ・カウンタの内容をその表示位置に該
当するコード・メモリ上のアドレスとしてコード−メモ
リに送るようにしたことを特徴とする表示装置。
(1) In a display device that displays multiple screens containing characters and symbols at the same time by dividing the display screen into a few areas, a map indicating the addresses in the code memory of the multiple screens to be displayed separately. a group of counters, a group of row start map counters that indicate the start address of each row, a group of base registers that give an initial value to this row start map counter, and a map counter that stores information on which map counter to select. A memory, a selector that selects the map counter based on the contents of the map memory, and an address counter that indicates a display address on a display screen, and the map stored at the address indicated by the address counter is provided.・Select the map counter to operate in synchronization with the address counter based on the contents of the memory,
A display device characterized in that the content of a selected map counter is sent to a code memory as an address on the code memory corresponding to its display position.
JP57043167A 1982-03-18 1982-03-18 Display Pending JPS58159578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57043167A JPS58159578A (en) 1982-03-18 1982-03-18 Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57043167A JPS58159578A (en) 1982-03-18 1982-03-18 Display

Publications (1)

Publication Number Publication Date
JPS58159578A true JPS58159578A (en) 1983-09-21

Family

ID=12656316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57043167A Pending JPS58159578A (en) 1982-03-18 1982-03-18 Display

Country Status (1)

Country Link
JP (1) JPS58159578A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173660A (en) * 1984-01-30 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> Document display processing system
JPS6114688A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system
JPS6114689A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system
JPS6114690A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system
JPS6139092A (en) * 1984-07-31 1986-02-25 日本電気株式会社 Display unit
JPS61230190A (en) * 1985-04-03 1986-10-14 松下電器産業株式会社 Memory for multiwindow display
JPS6225785A (en) * 1985-07-26 1987-02-03 アルプス電気株式会社 Display control processing system for multiple window
WO1987003409A1 (en) * 1985-11-28 1987-06-04 Fanuc Ltd Multiwindow picture display method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173660A (en) * 1984-01-30 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> Document display processing system
JPS6114688A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system
JPS6114689A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system
JPS6114690A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system
JPS6139092A (en) * 1984-07-31 1986-02-25 日本電気株式会社 Display unit
JPH0570158B2 (en) * 1984-07-31 1993-10-04 Nippon Electric Co
JPS61230190A (en) * 1985-04-03 1986-10-14 松下電器産業株式会社 Memory for multiwindow display
JPS6225785A (en) * 1985-07-26 1987-02-03 アルプス電気株式会社 Display control processing system for multiple window
WO1987003409A1 (en) * 1985-11-28 1987-06-04 Fanuc Ltd Multiwindow picture display method

Similar Documents

Publication Publication Date Title
JPS61254980A (en) Character front transmission control system
JPS6049391A (en) Raster scan display system
JPS59214079A (en) Video display control circuit
JPS58159578A (en) Display
JPS638488B2 (en)
JPH03196188A (en) Display system for information processor
JPS58159579A (en) Display
JPS60144789A (en) Character/graphic display controller
GB2171279A (en) English and Chinese characters:- video signal generation
JPS632117B2 (en)
JPS59220785A (en) Crt display unit
JPS6333782A (en) Controller for graphic display
JPH0610393Y2 (en) Cursor width control circuit in charactor display device
JPS6352179A (en) Arrangement of ram for display
JPS61279888A (en) Character generator
JPH0418048Y2 (en)
JPS6237263Y2 (en)
JPS585783A (en) Display control system for display unit
JPS58187989A (en) Display memory circuit
JPS6275592A (en) Double angle character display unit
JPS5831592B2 (en) Vertical/horizontal address conversion method
JPS58107583A (en) Display unit
JPS61290484A (en) Display unit
JPS6231886A (en) Display controller
JPS5917585A (en) Reading system for character generator