JPS60257489A - Display controller - Google Patents
Display controllerInfo
- Publication number
- JPS60257489A JPS60257489A JP59113420A JP11342084A JPS60257489A JP S60257489 A JPS60257489 A JP S60257489A JP 59113420 A JP59113420 A JP 59113420A JP 11342084 A JP11342084 A JP 11342084A JP S60257489 A JPS60257489 A JP S60257489A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- rectangular area
- area
- display screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヒ、１・・マツプ構造のビデオ・メモリから
複数枚の矩形領域を切り出して表示画面上に表示する表
示制御装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a display control device that cuts out a plurality of rectangular areas from a video memory with a map structure and displays them on a display screen. be.
Ｃｉｒｅ来の技術〕
第１図は表示制御装置の従来例を説明するための図であ
り、１は表示制御装置、２はビデオ・ノ士り （ＲＡＭ
）、３は表示画面、ａないしＣは矩形領域、［は表示領
域をそれぞれ示している。Technology from Cire] Fig. 1 is a diagram for explaining a conventional example of a display control device, in which 1 is a display control device, 2 is a video controller (RAM
), 3 are display screens, a to C are rectangular areas, and [ are display areas, respectively.
Ｌ７）・マツプ構造のビデオ・メモリを備えたｊ′イス
ブｌ／イ装置では、第１図図示の如く表示画面３を複数
個の矩形領域に分割してそれぞれ別の情報を表示するス
プリット・スクリーン方式を採用することが可能である
。スプリット・スクリーン方式により複数個の矩形領域
を表示する場合には、ビデオ・メモリ２内に表示画面３
と１対１に対応する表示領域ｆを設定し、まず、その表
示領域ｒ外に表示すべき矩形領域ａないしｅを定義する
。そして次に、これらの矩形；ｌ−１１、ｌ）曳ａない
しｅのデータを表示領域ｆに転送し、この表示領域ｆの
データを表示画面３に表示すイ）、１ノにしている。L7) In a device equipped with a map-structured video memory, a split screen is used in which the display screen 3 is divided into a plurality of rectangular areas and each area displays different information, as shown in FIG. It is possible to adopt this method. When displaying multiple rectangular areas using the split screen method, display screen 3 is stored in video memory 2.
First, rectangular areas a to e to be displayed outside the display area r are defined. Then, the data of these rectangles; l-11, l) are transferred to the display area f, and the data of this display area f is displayed on the display screen 3.
」−述の如き従来のスプリノ１−・スクリーン方式によ
る表示制御では、矩形の分割を変えたり、矩形内の情報
をスムース・スフＩＩ〜ｉｌし、たりする場合、転送す
る情報量が多く、画面の表示速度を向」ニさせることが
難しかった。、Ａ、ｌπ１明は、力１ｔ＼ろ＋：：ｊに
鑑の、表示領域を通ずことなくビう一オ ７ノモリの矩
形領域から直接スブリソ１ スクリーン方式による画面
表示を行うようにし、表示制御の高速化を図った表示制
御装置を提供゛Ｊ−るごとを目的とするものである。In display control using the conventional Splino 1 screen method as described above, when changing the division of a rectangle or smoothing information within a rectangle, the amount of information to be transferred is large, and the screen It was difficult to control the display speed. , A, lπ1 light is a force 1t\ro+::j, so that the screen is displayed directly from the rectangular area of 7 mm without passing through the display area, and the screen is displayed using the screen method. The object of the present invention is to provide a display control device that achieves high-speed control.
ｃ問題点を解決するための手段〕
第２図は本発明を説明するだめの図である。第２図にお
いて、２と３は蛸１図にｔ＝１応するものを示し、４は
矩形領域設定手段、５は表示メモリ・アドレス発生手段
、６は領域判定手段、７はアドレス切替手段をそれぞれ
示している。c. Means for Solving Problems] FIG. 2 is a diagram for explaining the present invention. In Fig. 2, 2 and 3 correspond to t=1 in Fig. 1, 4 is a rectangular area setting means, 5 is a display memory address generating means, 6 is an area determining means, and 7 is an address switching means. are shown respectively.
本発明の表示制御装置は、第２図図示の９１］＜、ビッ
ト・マツプ構造のビデオ・メモリ２から複数のゲ１ｊ形
領域を切り出して表示画面３上に表示する表示制御装置
において、各矩形領域ａないしｅのビデオ・メモリ２内
での位置と表示画面３−１−での位置とを設定する矩形
領域設定手段４、該矩形領域設定手段４の設定内容を基
に各矩形領域ａない１、ｅを表示画面３上の設定された
位置に表示するだめのアドレスを発生ずる表示メモリ・
アドレス発生、１段５、矩形領域設定手段４の設定内容
と表示メモリ・アドレス発生手段５のアドレス発生信号
とを比較して表示ずべき矩形領域ａないしｅを判定する
領域判定手段６、及び領域判定手段６の判定信刊により
表示メモリ・アドレス発生手段５で発生したアドレスを
切替えて表示すべきケ１ｊ形領域ａないしｅのアドレス
を選択するアドレス切替手段７を備え、各矩形領域ａな
いしｅを矩形領域設定手段４の設定内容に従って表示画
面上に表示することを特徴とするものである。The display control device of the present invention is a display control device that cuts out a plurality of game-shaped areas from the video memory 2 having a bit map structure and displays them on the display screen 3, as shown in FIG. A rectangular area setting means 4 sets the position of areas a to e in the video memory 2 and the position on the display screen 3-1-, and each rectangular area a is set based on the settings of the rectangular area setting means 4. 1. A display memory that generates the address for displaying e at a set position on the display screen 3.
Address generation, 1st stage 5, area determination means 6 for comparing the settings of the rectangular area setting means 4 and the address generation signal of the display memory address generation means 5 to determine which rectangular areas a to e should be displayed; An address switching means 7 is provided for selecting the address of the 1j-shaped area a to e to be displayed by switching the address generated by the display memory address generation means 5 based on the judgment issued by the judgment means 6, is displayed on the display screen according to the settings of the rectangular area setting means 4.
上記各手段を備えた表示’＋１１制御装＋ｔＴにおい°
Ｃ，矩形領域設定手段４に各矩形領域、１ないしく二の
ビデオ メモリ２内での位置と表示画面３」二での位置
とが設定されると、この設定内容を基に、一方では、表
示メモリ アドレス発／１丁段５が、表示ラスタに従っ
て表示画面３上でのｌｉ４ビされた位置に各矩形領域、
」ないしｅが表、１１され、コようなビデオ・メモリ２
の読み出しアトし・ソ、を各矩形領域ａないしＣ！に対
応して発生し、他方では、領域判定手段６が、表示ラス
タがどの矩形筒（域ｉ１ないし○の表示タイミングかを
判定する。第（シ図は判定信号を説明するための図であ
り、例えば第２図図示の矩形領域すの場合、表示メモリ
・アドレス発生手段５は第３図（ａ１図示の如き表示画
面斗の位置に表示できるようなアドレスを発生し、また
、これに対応して領域判定手段６は第３図ｔｂ＋図示の
如き判定信号を出力する。即ち、判定信号は、第３図（
ｂｌにおいて、１フレ一ム幅をＷＦとすると、■フレー
ム中の矩形領域すの表示位置で１走査幅Ｗｓのうち矩形
幅ＷＩ］の部分がオンに矢る。なお、Ｌ。A display equipped with each of the above means + 11 control equipment + tT°
C. When the position of each rectangular area, one or two, in the video memory 2 and the position on the display screen 3 are set in the rectangular area setting means 4, based on the settings, on the one hand, The display memory address source/1-cho stage 5 creates each rectangular area at the position marked on the display screen 3 according to the display raster.
” or e is tabled, 11 is displayed, and video memory 2 such as
The reading of each rectangular area A to C! On the other hand, the area determining means 6 determines which rectangular cylinder (area i1 to ○) the display raster is displayed at. For example, in the case of a rectangular area shown in FIG. 2, the display memory address generating means 5 generates an address that can be displayed at the position of the display screen as shown in FIG. Then, the area determination means 6 outputs a determination signal as shown in FIG.
In bl, if the width of one frame is WF, then at the display position of the rectangular area in the frame (1), a portion of the rectangular width WI of one scanning width Ws is turned on. In addition, L.
ＩＩＩ： ）Ｉ形ｌ）の先頭ラスタ、ＬＬは矩形すの最
終ラスタである。アドレス切替手段７は、表示メモリア
トし・ス発イ１５手段５で発生した各矩形対応のア１−
レスの・うちから、判定信号により表示画面３−ヒに表
示ずべき矩形領域ａないしＣに対応するビデオ・メモリ
２の読み出しアドレスを選択する。そして、このビデオ
・メモリ２の読み出しアドレスにより読め出したビデオ
・データを表示画面３上に表示する。 “
〔実施例〕
第４図は本発明の表示制御装置における具体的ｔ〜′回
路の１実施例を示す図である。第４図において、４′な
いし７′は第２図の４ないし７に対応する回路を示し、
４Ｉないし４４はレソスタ、５１ないし５４ｔ１Ｌアド
レス発生回路、５５はアドレス発生回路と同期して動作
するカウンタ、７１ないし７４はアンド回路、７５はオ
ア回路をそれぞれ示している。III: ) The first raster of type I l), LL, is the last raster of the rectangle. The address switching means 7 selects an address corresponding to each of the rectangles generated by the display memory attenuation/switching means 5.
The read address of the video memory 2 corresponding to the rectangular areas A to C to be displayed on the display screen 3-A is selected from among the responses. Then, the video data read out using the read address of the video memory 2 is displayed on the display screen 3. " [Embodiment] FIG. 4 is a diagram showing one embodiment of a specific t~' circuit in the display control device of the present invention. In FIG. 4, 4' to 7' correspond to 4 to 7 in FIG. 2. shows the circuit corresponding to
Reference numerals 4I to 44 designate resistors, 51 to 54t1L address generation circuits, 55 a counter operating in synchronization with the address generation circuit, 71 to 74 designate AND circuits, and 75 designate an OR circuit, respectively.
表示メ・〔す・アドレス発生回路５′は、各矩形の表示
メモリ・アドレスを発生する１ノ組のアドレス発生回路
５１ないし５４（図示の例では、ｎ ＝ ４ ）’で構
成されており、各７トレス’；Ｃ，’ｌ；’ｌ ｈ’各
５１ないＵ７５４は、小腸されているＣＲＴ」１ン；暑
：１−ラの表示ア）Ｌ・ス発生機１１ピと同等のもので
３ちり、１・てが同期して動作している。矩形領域設定
手段４′は、各矩形の表示画面」−での位置Ｌ Ｌ−ｉ
−；４ ・メモリ内での位置とを設定するレジスタ４１
ないし４４よりなるレジスタｌＩＹである。領域判定回
路０′は、表示メモリ・アドレス発生回路５′におりる
画面１での走査位置を示ずカウンタ５５の信何とｙｌ！
形ＩＩ−〔域設定凹銘４′におりる矩形の位置を設定す
る＋、、・スタ４１ないし４４の内容との比較を行い、
各ｌＩＩ形・辷れそれについて先に述べた如き判定（ｉ
’３号を出カッｚ）。）゛トレス切替回路７′は、アン
ド回路７１ないし７４とオア回路７５よりなるゲート回
路群であり、各′Ｊ、Ｉｉ形それぞれについて設定され
たタイミンク“Ｃ出力されるそれぞれの矩形の判定信号
がオンの間、それぞれの矩形の表示゛アドレス信号を出
力し、ビデオ・メモリの読み出しアドレスとする。The display memory address generation circuit 5' is composed of one set of address generation circuits 51 to 54 (n = 4 in the illustrated example)' which generate display memory addresses for each rectangle. Each 7 tres'; C, 'l; 3 and 1 are operating in sync. The rectangular area setting means 4' determines the position of each rectangle on the display screen.
-;4 ・Register 41 that sets the location in memory
to 44 registers IY. The area determination circuit 0' does not indicate the scanning position on the screen 1 that is sent to the display memory address generation circuit 5', and the counter 55 outputs a signal of yl!
Form II - [Setting the position of the rectangle that falls in the area setting inscription 4' +, ・Compare with the contents of stars 41 to 44,
Judgment (i
'I'm leaving No. 3). ) The tres switching circuit 7' is a group of gate circuits consisting of AND circuits 71 to 74 and an OR circuit 75, and each rectangular judgment signal to be outputted is determined by the timing set for each type J and Ii. While on, a display address signal for each rectangle is output, which is used as the read address of the video memory.
以上の説明から明らかな、↓・）に、本発明によれは、
５′ｌｊ形１＋■域設定回路に設定する埴を変えること
に、Ｊ、す、１ψｊ面の各矩形に表示する情報を、各矩
形句心に哨１１１Ｊにして変更することが可能となり、
各矩形内でのスＪ、−ス・スクロール機能を実現するこ
とができる。According to the present invention, it is clear from the above explanation that ↓・)
By changing the hani set in the 5'lj form 1+■ area setting circuit, it becomes possible to change the information displayed in each rectangle of the J, S, 1ψj plane by setting the 111J to the center of each rectangle.
A scrolling function within each rectangle can be realized.
第１１１は表示制御装置の従来例を説明するためのｌ−
Ａ 第２図は本発明を説明するだめの図 第３図は判定
（ｉ、’＋ ’；ｊを説明するだめの図 第４図は本発
明の表示制御装置におりる具体的な回路の１実施例を示
す図である。
１・・表示制御装置、２・・ビデオ・メモリ （ＲＡＭ
）、３・・・表示画面、４・・・矩形領域設定手段、５
・・・表示メモリ・アドレス発生手段、６・・・領域判
定”１１段、７・・・アドレス切替手段、■ないし４４
・・・レジスタ、５１ないし５４・・・アドレス発生回
路、５５・・・カウンタ、７１ないし７４・・・アンド
回路、７５・・・オア回路。
特許出願人 パナファコム株式会社No. 111 is l- for explaining a conventional example of a display control device.
A. Fig. 2 is a diagram for explaining the present invention. Fig. 3 is a diagram for explaining the judgment (i, '+'; 1 is a diagram showing one embodiment. 1. Display control device, 2. Video memory (RAM
), 3... Display screen, 4... Rectangular area setting means, 5
. . . Display memory address generation means, 6 . . 11 stages of area determination, 7. Address switching means,
...Register, 51 to 54...Address generation circuit, 55...Counter, 71 to 74...AND circuit, 75...OR circuit. Patent applicant Panafacom Co., Ltd.
Claims (1)
形領域を切り出して表示画面」−４に表示する表示制御
装置において、各矩形領域のビデオ・メモリ内での位置
と表示画面上での位置とを設定する矩形領域設定手段、
該矩形りμ域設定手段の設定内容を基に各矩形を表示画
面」−の設定された位置に表示するだめのアドレスを発
（１゛Ｊる表示メモリ・アドレス発生手段、矩形領域設
定子段の設定内容と表示メモリ・アドレス発生手段のア
ルレス発生信号とを比較して表示すべきｉＩ形領領域判
定する領域判定手段、及び領域判定手段の判定信号によ
り表示メモリ・アドレス発生手段で発生したアドレスを
切替えて表示すべき矩形領域のアドレスを選択するアド
レス切替手段を（６にえ、各矩形領域を矩形領域設定手
段の設定内容に従２．て表示画１ｒ・］−に表示するこ
とを特徴とする表示制御装置。[Claims] In a display control device that cuts out a plurality of rectangular areas from a hit-map structured video and displays them on a display screen, the position of each rectangular area in the video memory and rectangular area setting means for setting the position on the display screen;
Based on the settings of the rectangular area setting means, an address for displaying each rectangle at a set position on the display screen is generated (1. area determining means for determining the iI-shaped area to be displayed by comparing the setting contents with the address generation signal of the display memory address generating means, and an address generated by the display memory address generating means based on the determination signal of the area determining means. Address switching means for selecting the address of the rectangular area to be displayed by switching the address switching means (6) and displaying each rectangular area on the display screen 1r according to the settings of the rectangular area setting means 2. display control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113420A JPS60257489A (en) | 1984-06-01 | 1984-06-01 | Display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113420A JPS60257489A (en) | 1984-06-01 | 1984-06-01 | Display controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60257489A true JPS60257489A (en) | 1985-12-19 |
Family
ID=14611793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113420A Pending JPS60257489A (en) | 1984-06-01 | 1984-06-01 | Display controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257489A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376889U (en) * | 1986-11-06 | 1988-05-21 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59184A (en) * | 1982-06-25 | 1984-01-05 | 株式会社日立製作所 | Division control system |
-
1984
- 1984-06-01 JP JP59113420A patent/JPS60257489A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59184A (en) * | 1982-06-25 | 1984-01-05 | 株式会社日立製作所 | Division control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376889U (en) * | 1986-11-06 | 1988-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528838B2 (en) | ||
| JPH0981111A (en) | Picture display and control device | |
| JPH02297587A (en) | Screen display device | |
| JPS60257489A (en) | Display controller | |
| JPH0131197B2 (en) | ||
| JPS60144789A (en) | Character/graphic display controller | |
| JPH0830254A (en) | Display effect generation circuit | |
| JP2604153B2 (en) | Image Rewriting Method for Video Game Machine | |
| SU1569869A1 (en) | Device for presenting information on screen of cathode-ray tube (crt) | |
| JPS62236076A (en) | Access system for frame buffer memory | |
| JP2858831B2 (en) | Bitmap display method | |
| JPS63184791A (en) | Blinking control system | |
| JPS59177592A (en) | Graphic display unit | |
| JPH10268855A (en) | Split screen display device | |
| JPS63306490A (en) | Wind back color generator | |
| JPS61267088A (en) | Cursor display control system | |
| JPS6172293A (en) | Color graphic display unit | |
| JPS59114580A (en) | Display unit | |
| JPH0990923A (en) | Display controller | |
| JPS62217378A (en) | Multi-window display control system | |
| JPH0213995A (en) | Image processor | |
| JPH03156650A (en) | Indirect addressing system for picture memory | |
| JPS61241790A (en) | Display unit | |
| JPS62123874A (en) | Dot pattern magnifying system | |
| JPH05308569A (en) | Image synthesizer |