JPS59184531A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS59184531A
JPS59184531A JP5868983A JP5868983A JPS59184531A JP S59184531 A JPS59184531 A JP S59184531A JP 5868983 A JP5868983 A JP 5868983A JP 5868983 A JP5868983 A JP 5868983A JP S59184531 A JPS59184531 A JP S59184531A
Authority
JP
Japan
Prior art keywords
resist
film
nitride film
contact hole
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5868983A
Other languages
Japanese (ja)
Inventor
Masahiro Adachi
正宏 足立
Kenji Anzai
賢二 安西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5868983A priority Critical patent/JPS59184531A/en
Publication of JPS59184531A publication Critical patent/JPS59184531A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Abstract

PURPOSE:To form the contact holes having uniform opening areas without expansion by a method wherein after an Si nitride film is formed on the contact hole opening parts, an Si oxide film is formed on a surface of the substrate except said parts and the PSG film formed over the whole surface after removing the Si nitride film is etched by using a resist as a mask. CONSTITUTION:An Si nitride film 22 is formed on a surface of a substrate 21 and resist 23 is formed. Patterning of the Si nitride film 22 is done by using the resist 23 as a mask so that the Si nitride film 22 is left only in the contact hole opening part on the substrate 21. Nextly, the oxidation treatment is performed to form an Si oxide film 24. After that, the Si nitride film 22 is removed. Then a PSG film 25 is grown over the whole surface, which is coated with resist 26 and an opening 27 is formed on the part where the Si nitride film 22 was removed. After that, the PSG film 25 is etched by using the opening 27 so far as the surface of the substrate 21 is exposed to form a contact hole 28. Lastly the resist 26 is removed.

Description

【発明の詳細な説明】 (技術分野) この発明は半導体装置の製造方法に関し、詳しくは、コ
ンタクトホールの開孔方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a contact hole.

(従来技術) 半導体装置における従来のコンタクトホール開孔方法に
ついて第1図を参照して説明する。第1図(a)におい
て、1はシリコン基板、2はその表面に形成されたPS
G膜であシ、まず、このPSG膜2上2上ジスト3を塗
布する。そして、このレジスト3には、コンタクトホー
ル開孔予定−において開口部4を形成する。しかる後、
その開口部4を用いてHF系のエツチング液によりPS
G膜2をエツチングし、第1図(b)に示すようにコン
タクトホール5を形成する。最後に、第1図(e)に示
すように前記レジスト3を除去する。
(Prior Art) A conventional method for forming contact holes in a semiconductor device will be described with reference to FIG. In FIG. 1(a), 1 is a silicon substrate, 2 is a PS formed on its surface.
When using the G film, first, a resist 3 is applied on the PSG film 2. Then, an opening 4 is formed in this resist 3 at a location where a contact hole is to be formed. After that,
Using the opening 4, perform PS etching using an HF-based etching solution.
The G film 2 is etched to form a contact hole 5 as shown in FIG. 1(b). Finally, as shown in FIG. 1(e), the resist 3 is removed.

しかるに、このような方法では、レジスト3とPSG膜
2間へのエツチング液のしみ込みと、多少のオーバーエ
ツチングの必要から、コンタクトホール5の開口面積(
基板1面における開口面積)がレジスト3の開口部4の
面積に比べて大きく広がってしまう欠点がある。
However, in this method, the opening area of the contact hole 5 (
There is a drawback that the opening area on the surface of the substrate 1 is larger than the area of the opening 4 of the resist 3.

このようなコンタクトホールの広が9を防止するために
、現在では、第2図に示すようなコンタクトホールの開
孔方法を用いるのが一般的である。
In order to prevent such contact hole expansion 9, it is common at present to use a contact hole opening method as shown in FIG.

この方法を説明すると、第2図(a)において、11は
シリコン基板、12はその表面のPSG膜であシ、まず
、このPSG膜1膜上2上ジスト13を塗布して、その
レジスト13にはコンタクトホール開孔予定部において
開口部14を形成する。
To explain this method, in FIG. 2(a), 11 is a silicon substrate, 12 is a PSG film on the surface of the silicon substrate, and first, a resist 13 is applied on the PSG film 1 and 2. An opening 14 is formed in the area where the contact hole is to be formed.

しかる後、その開口部14を用いてHF系エツチング液
により第2図(b)に示すように途中までPSG膜12
のエツチングを行う。
Thereafter, the PSG film 12 is etched halfway through the opening 14 using an HF-based etching solution as shown in FIG. 2(b).
Perform etching.

その後、ベーキングによりレジスト13を下に流し込む
ことにより第2図(c)に示す形状、つまり、開口部1
4を有するレジスト13が、前記エツチングによりPS
G換12に生じた四部の底部まで延ばされた状態とする
Thereafter, the resist 13 is poured downward by baking to form the shape shown in FIG. 2(c), that is, the opening 1
4, the resist 13 having PS
It is in a state where it is extended to the bottom of the four parts created in the G conversion 12.

しかる後、02プラズマによシレジスト13をスライド
エツチングした上で、再び第2図(山に示すように途中
までPSG膜12のエツチングを行う。
Thereafter, the resist 13 is slide-etched using 02 plasma, and then the PSG film 12 is etched halfway again as shown by the peaks in FIG.

そして、このエツチング後、再びベーキングを行ってレ
ジスト13を下に流し込むことにより第2図(e)に示
す形状、つ′=!シ、開口部14を有するレジスト13
が前記2回目のエツチングによるPSG膜12の凹部の
底部まで延ばされた状態とする。
After this etching, baking is performed again and the resist 13 is poured down to form the shape shown in FIG. 2(e). A resist 13 having an opening 14
is extended to the bottom of the recess in the PSG film 12 by the second etching.

シカる後、再びレジスト13のスライドエツチングを行
った上で、PSG膜1203回目のエツチングを行う。
After drying, slide etching of the resist 13 is performed again, and then the third etching of the PSG film 120 is performed.

この3回目のエツチングで、PSG膜12の凹部は、第
2図(f)に示すように基板11に到達する。つまfi
、PSG膜12にコンタクトホール15が開けられたこ
とになる。
By this third etching, the recessed portion of the PSG film 12 reaches the substrate 11 as shown in FIG. 2(f). Tsuma fi
, a contact hole 15 has been opened in the PSG film 12.

最後に、第2図(g)に示すようにレジスト13を除去
し、コンタクトホールの開孔工程を終える。
Finally, as shown in FIG. 2(g), the resist 13 is removed to complete the contact hole forming process.

このような方法によれば、コンタクトホールの広が)を
防ぐことができる。しかるに、この方法は以下のような
欠点を有する。
According to such a method, it is possible to prevent the contact hole from expanding. However, this method has the following drawbacks.

(1)  ベーキング、スライドエツチング、PSG膜
12のエツチングをくシ返すため時間がかかシ、また、
ベーキングによるレジスト13の流れ込みが一様でない
ため、コンタクトホール15の開口面積が一様でなく作
業も熟練を要す。
(1) Baking, slide etching, and re-etching of the PSG film 12 take time;
Since the flow of the resist 13 due to baking is not uniform, the opening area of the contact hole 15 is not uniform, and the work requires skill.

(2)スライドエツチングを数回行うため、段差部など
レジスト13の薄いところではレジスト13がなくなる
ことがある。すると、不良品の発生となることはいうま
でもない。
(2) Since slide etching is performed several times, the resist 13 may disappear in areas where the resist 13 is thin, such as at stepped portions. Needless to say, this will result in the production of defective products.

(3)  シリコン単結晶とシリコン多結晶上に同時に
コンタクトホール15を得ようとする場合、シリコン単
結晶上とシリコン多結晶上とではレジスト13の開口部
14の寸法が著しく異なる。これは、ウェハー表面の段
差の存在および露光時の反射光、乱反射光が、シリコン
単結晶上とシリコン多結晶上にコンタクトホール15を
開孔する場合で異なることによシ生じる現象である。こ
のレジスト13の開口部14の寸法の相互によりコンタ
クトホール15の開口面租に相異を生じる。
(3) When attempting to form contact holes 15 on silicon single crystal and silicon polycrystal at the same time, the dimensions of opening 14 in resist 13 differ significantly between the silicon single crystal and silicon polycrystal. This is a phenomenon caused by the existence of a step on the wafer surface and the fact that the reflected light and diffusely reflected light during exposure are different depending on whether the contact hole 15 is formed on a silicon single crystal or on a silicon polycrystal. The dimensions of the openings 14 in the resist 13 cause differences in the opening surface area of the contact holes 15.

(発明の目的) この発明は上記の点に鑑みなされたもので、広がりのな
い均一の開口面積のコンタクトホールを短時間で容易に
形成することができ、しかもシリコン単結晶とシリコン
多結晶上に同時に同一開口面積でコンタクトホールを形
成することができ、さらにはレジストに原因する不良の
発生も防止できる半導体装置の製造方法を提供すること
を目的とする。
(Objective of the Invention) The present invention was made in view of the above points, and it is possible to easily form a contact hole with a uniform opening area without spreading in a short time, and moreover, it can be formed easily on silicon single crystal and silicon polycrystal. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can simultaneously form contact holes with the same opening area and also prevent the occurrence of defects caused by the resist.

(実施例) 以下この発明の半導体装置の製造方法の一実施例を第3
図を参照して説明する。
(Example) Hereinafter, a third example of the method for manufacturing a semiconductor device of the present invention will be described.
This will be explained with reference to the figures.

第3図(aJにおいて、21はシリコン基板であシ、ま
ず、この基板21の表面にシリコン窒化膜(Si3N4
膜)22を500人厚に育成する。
In FIG. 3 (aJ, 21 is a silicon substrate. First, the surface of this substrate 21 is covered with a silicon nitride film (Si3N4
22 to a thickness of 500 people.

次に、そのシリコン窒化膜22の表面に第3図(b)に
示すように選択的にレジスト(たとえばボッレジスト)
23を形成する。
Next, the surface of the silicon nitride film 22 is selectively coated with a resist (for example, a bore resist) as shown in FIG. 3(b).
form 23.

そして、このレジスト23、をマスクとして異方性エツ
チング技術を用いてシリコン窒化膜22のパターニング
を行うことにより、第3図(c)に示すように、このシ
リコン窒化膜22を前記基板21上のコンタクトホール
開孔予定部にのみ残す。
Then, by patterning the silicon nitride film 22 using the anisotropic etching technique using the resist 23 as a mask, the silicon nitride film 22 is formed on the substrate 21 as shown in FIG. 3(c). Leave it only in the area where the contact hole is planned to be drilled.

次に、前記パターニングの際に用いたレジスト23を除
去した上で、酸化処理を行うことによQ、残存シリコン
窒化膜22で覆われた以外の基板21の表面に第3図(
d)に示すようにシリコン酸化膜24を700X厚程度
に形成する。
Next, after removing the resist 23 used in the patterning, an oxidation treatment is performed so that the surface of the substrate 21 other than that covered with the remaining silicon nitride film 22 is removed (see FIG. 3).
As shown in d), a silicon oxide film 24 is formed to a thickness of about 700X.

しかる後、リン酸系のエツチング液を用いて第3図(e
)に示すようにシリコン窒化膜22を除去する。
After that, using a phosphoric acid-based etching solution, the etching process shown in Fig. 3 (e
), the silicon nitride film 22 is removed.

その後、第3図(f)に示すように全面にPSG膜25
をCVD技術により3000X厚に成長させる。
After that, as shown in FIG. 3(f), a PSG film 25 is formed on the entire surface.
is grown to a thickness of 3000X using CVD technology.

さらに、そのPSG膜2膜上5上3図(g)に示すよう
にレジスト26を塗布する。そして、レジスト26には
、前記シリコン窒化膜22の除去部上において開口部2
7を形成する。
Furthermore, a resist 26 is applied on the PSG film 2 as shown in FIG. 3(g). The resist 26 has an opening 2 on the removed portion of the silicon nitride film 22.
form 7.

しかる後、その開口部27を利用して基板21面が露出
するまでPSG膜25のエツチングを■系のエツチング
液で行うことにより、第3図(h)に示すようにコンタ
クトホール28を形成する。この時、PSG膜25に比
べて、PSG膜2膜下5下リコン酸化[24はエツチン
グ速度が1/4以下であるため、PSG膜25を多少オ
ーバーエツチングしてもシリコン酸化膜24は#よとん
どエツチングされない。
Thereafter, using the opening 27, the PSG film 25 is etched with a (3)-based etching solution until the surface of the substrate 21 is exposed, thereby forming a contact hole 28 as shown in FIG. 3(h). . At this time, compared to the PSG film 25, the etching rate of the PSG film 2 and lower 5 underside silicon oxide [24] is less than 1/4, so even if the PSG film 25 is slightly overetched, the silicon oxide film 24 will be Almost never etched.

最後に、第3図(i)に示すようにレジスト26を除去
する。
Finally, the resist 26 is removed as shown in FIG. 3(i).

このような一実施例では、コンタクトホール28の開口
面積(基板21面における開口面積)が、基板21上に
育成したシリコン窒化膜22のパターニング後の形状に
依存する。したがって、この一実施例によれば、広がり
のない均一な開口面積のコンタクトホール28を短時間
で容易に形成することができ、しかもシリコン単結晶と
シリコン多結晶上に同時にコンタクトホール28を得よ
うとする場合には、両方のコンタクトホール28を同一
開口面積で形成することができる。また、レジスト26
にボッレジストを用い、しかも異方性エツチング技術を
駆使してシリコン窒化膜22のパターニングを行うこと
によシ、直径1.5μ程度のコンタクトホール28の開
孔が可能となる。さらに、−笑施例によれば、P S 
G#25のエツチングをウェットエツチング液を用いて
行うことによシ、コンタクトホール28周囲の絶縁膜層
(PSG膜25)の形状が滑らかになるので、電極配線
の断線の恐れのない良好なコンタクトホール形状が得ら
れる。また、一実施例では、必要個所のレジストが無く
なることがないので、レノストに原因する不良の発生も
防止できる。
In such an embodiment, the opening area of the contact hole 28 (opening area on the surface of the substrate 21) depends on the shape of the silicon nitride film 22 grown on the substrate 21 after patterning. Therefore, according to this embodiment, the contact hole 28 having a uniform opening area without spreading can be easily formed in a short time, and the contact hole 28 can be formed simultaneously on the silicon single crystal and the silicon polycrystal. In this case, both contact holes 28 can be formed with the same opening area. Also, resist 26
By patterning the silicon nitride film 22 using a bore resist and making full use of anisotropic etching technology, it becomes possible to form a contact hole 28 with a diameter of about 1.5 μm. Furthermore, according to the -laugh example, P S
By etching G#25 using a wet etching solution, the shape of the insulating film layer (PSG film 25) around the contact hole 28 becomes smooth, resulting in a good contact without the risk of disconnection of the electrode wiring. A hole shape is obtained. Further, in one embodiment, since the resist does not run out at necessary locations, it is possible to prevent defects caused by resist.

(発明の効果) 以上詳述したようにこの発明の半導体装置の製造方法で
は、シリコン基板表面のコンタクトホール開孔部にシリ
コン窒化膜を選択的に形成した後そのシリコン窒化膜で
憶われた以外の基板表面にシリコン酸化膜を形成し、そ
の後、シリコン窒化膜を除去した上で全面にPSG膜を
形成して、そのPSG膜をレジストをマスクとしてエツ
チングするようにしたので、広がりのない均一の開口面
積のコンタクトホールを短時間で容易に形成することが
でき、しかもシリコン単結晶とシリコン多結晶上に同時
にコンタクトホールを開孔する場合には、両方を同一開
口面積で形成できる。
(Effects of the Invention) As detailed above, in the method of manufacturing a semiconductor device of the present invention, a silicon nitride film is selectively formed in a contact hole opening on a silicon substrate surface, and then the silicon nitride film is used to produce a semiconductor device. A silicon oxide film is formed on the surface of the substrate, then the silicon nitride film is removed, a PSG film is formed on the entire surface, and the PSG film is etched using a resist as a mask. A contact hole having an opening area can be easily formed in a short time, and when contact holes are simultaneously opened on silicon single crystal and silicon polycrystal, both can be formed with the same opening area.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は従来のコンタクトホール開孔方法
を示す断面図、第3図はこの発明の半導体装置の製造方
法の一実施例を示す断面図である。 21・・・シリコン基板、22・・・シリコン窒化膜、
24・・・シリコン酸化膜、25・・・PSG膜、26
・・・レジスト、27・・・開口部、28川コンタクト
ホール。 特許出願人 沖電気工業株式会社
1 and 2 are cross-sectional views showing a conventional contact hole forming method, and FIG. 3 is a cross-sectional view showing an embodiment of the semiconductor device manufacturing method of the present invention. 21... Silicon substrate, 22... Silicon nitride film,
24... Silicon oxide film, 25... PSG film, 26
...Resist, 27...Opening, 28 River contact hole. Patent applicant Oki Electric Industry Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] シリコン基板表面のコンタクトホール開孔予定部にシリ
コン窒化膜を選択的に形成する工程と、このシリコン窒
化膜で援われた以外のシリコン基板の表面にシリコン酸
化膜を形成する工程と、その後前記シリコン窒化膜を除
去する工程と、その後全面にPSG膜を形成°する工程
と、そのPSG膜上にレジストを塗布し、そのレジスト
に前記シリコン窒化膜の除去部上において開口部を形成
する工程と、その開口部を用いて基板表面が露出するま
で前記PSG膜を除去する工程とを具備してなる半導体
装置の製造方法。
A step of selectively forming a silicon nitride film on the area where a contact hole is to be formed on the surface of the silicon substrate, a step of forming a silicon oxide film on the surface of the silicon substrate other than that supported by this silicon nitride film, and then a step of removing the nitride film, a step of forming a PSG film on the entire surface after that, a step of applying a resist on the PSG film, and a step of forming an opening in the resist over the removed portion of the silicon nitride film; and removing the PSG film until the substrate surface is exposed using the opening.
JP5868983A 1983-04-05 1983-04-05 Manufacture of semiconductor device Pending JPS59184531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5868983A JPS59184531A (en) 1983-04-05 1983-04-05 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5868983A JPS59184531A (en) 1983-04-05 1983-04-05 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS59184531A true JPS59184531A (en) 1984-10-19

Family

ID=13091511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5868983A Pending JPS59184531A (en) 1983-04-05 1983-04-05 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS59184531A (en)

Similar Documents

Publication Publication Date Title
JPS58210634A (en) Preparation of semiconductor device
JPS59184531A (en) Manufacture of semiconductor device
JPH0497523A (en) Manufacture of semiconductor device
JPH03248429A (en) Manufacture of semiconductor device
JPH05109719A (en) Manufacture of semiconductor device
KR100338091B1 (en) Method for manufacturing semiconductor device
JPS5874037A (en) Preparation of semiconductor device
JPH034536A (en) Manufacture of semiconductor device
JP2597424B2 (en) Method for manufacturing semiconductor device
JPH0220043A (en) Manufacture of semiconductor device
JPS61296722A (en) Manufacture of semiconductor device
JPH0425157A (en) Manufacture of semiconductor device
JPS6010755A (en) Manufacture of semiconductor device
JPS63226931A (en) Manufacture of semiconductor device
JPS63213930A (en) Manufacture of semiconductor device
JPH01283848A (en) Manufacture of semiconductor device
JPS62174945A (en) Formation of interconnection for semiconductor device
JPH0348424A (en) Manufacture of semiconductor device
JPH02170553A (en) Manufacture of semiconductor device
JPS6232611A (en) Manufacturing method for self-alignment-type built-in electrode contact
JPS61224425A (en) Pattern formation of semiconductor device
JPH04171815A (en) Formation of contact hole for semiconductor device
JPH0463431A (en) Manufacture of semiconductor integrated circuit device
JPS62172721A (en) Formation of contact hole
JPH02231711A (en) Manufacture of semiconductor device