JPS59183548A - バツフアメモリを用いたデ−タ伝送方式におけるクロツク周波数同期方式 - Google Patents
バツフアメモリを用いたデ−タ伝送方式におけるクロツク周波数同期方式Info
- Publication number
- JPS59183548A JPS59183548A JP58057240A JP5724083A JPS59183548A JP S59183548 A JPS59183548 A JP S59183548A JP 58057240 A JP58057240 A JP 58057240A JP 5724083 A JP5724083 A JP 5724083A JP S59183548 A JPS59183548 A JP S59183548A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- clock frequency
- receiving side
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
- H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
- H04N7/56—Synchronising systems therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は、送信側で、送信データを第１ハソフアメモリ
に書込み、該第１バツフアメモリから読み出したデータ
を伝送し、受信側で、受信したデータを第２バツフアメ
モリに書込み、該第２ハソフアメモリから読み出したデ
ータを該送信データとして得るバ・７フアメモリを用い
たデータ伝送方式における該送信側のクロック周波数と
該受信側のクロック周波数の同期をとる同期方式に係り
。
に書込み、該第１バツフアメモリから読み出したデータ
を伝送し、受信側で、受信したデータを第２バツフアメ
モリに書込み、該第２ハソフアメモリから読み出したデ
ータを該送信データとして得るバ・７フアメモリを用い
たデータ伝送方式における該送信側のクロック周波数と
該受信側のクロック周波数の同期をとる同期方式に係り
。
特に、送信側のクロック周波数と受信側のクロック周波
数を伝送路クロック周波数と無関係に設定した場合でも
該送信側と該受信側のクロック周波数同期を保てるよう
にしたバッファメモリを用いたデータ伝送方式における
クロック周波数同期方式に関するものである。
数を伝送路クロック周波数と無関係に設定した場合でも
該送信側と該受信側のクロック周波数同期を保てるよう
にしたバッファメモリを用いたデータ伝送方式における
クロック周波数同期方式に関するものである。
（ｂ） 技術の背景
画像帯域圧縮伝送方式ではそのサンプリング周波数（装
置内クロックと同一）はカラーサブキャリアＧこ同期し
ていることが望ましい。また符号変換には可変長符号化
を用いているので１発生するデータ量は不規則である。
置内クロックと同一）はカラーサブキャリアＧこ同期し
ていることが望ましい。また符号変換には可変長符号化
を用いているので１発生するデータ量は不規則である。
このようなデータを既存のハイアラキにのせなくてはな
らない。このためバッファメモリを用いるが、そのとき
受信側の装置内クロックは送信側の装置内クロ・ツクと
周波数同期がとれていなければならない。これは、受信
側で正確にデータの再生が行われるようにするためであ
る。
らない。このためバッファメモリを用いるが、そのとき
受信側の装置内クロックは送信側の装置内クロ・ツクと
周波数同期がとれていなければならない。これは、受信
側で正確にデータの再生が行われるようにするためであ
る。
（Ｃ１従来技術と問題点
従来のバッファメモリを用いたデータ伝送方式における
クロック周波数同期方式としては、）＜ルススタソフデ
スタソフ方式がある。この方式は。
クロック周波数同期方式としては、）＜ルススタソフデ
スタソフ方式がある。この方式は。
伝送路クロック装置内クロックとも適当な分周を加え両
者の周波数を合せておき、スタッフデスク・ラフ情報を
伝送することで送受信装置の装置内クロックの周波数同
期をとっている。しかしながら。
者の周波数を合せておき、スタッフデスク・ラフ情報を
伝送することで送受信装置の装置内クロックの周波数同
期をとっている。しかしながら。
かかる従来のクロック周波数同期方式では、装置内クロ
ック周波数選定にあたり伝送路クロ・ツクを考慮する必
要があるので、設計自由度が下がるという欠点がある。
ック周波数選定にあたり伝送路クロ・ツクを考慮する必
要があるので、設計自由度が下がるという欠点がある。
（ｄ） 発明の目的
本発明は、かかる従来のバ・ソファメモリを用いたデー
タ伝送方式におけるクロ・ツク周波数同期方式の欠点に
鑑み、送信側のクロ・ツク周波数と受信側のクロック周
波数を伝送路クロック周波数と無関係に設定した場合で
も、送信側と受信側のクロック周波数同期が保てるバッ
ファメモリを用いたデータ伝送方式におけるクロ・ツク
周波数同期方式を提供することを目的とする。
タ伝送方式におけるクロ・ツク周波数同期方式の欠点に
鑑み、送信側のクロ・ツク周波数と受信側のクロック周
波数を伝送路クロック周波数と無関係に設定した場合で
も、送信側と受信側のクロック周波数同期が保てるバッ
ファメモリを用いたデータ伝送方式におけるクロ・ツク
周波数同期方式を提供することを目的とする。
ｔｅｌ 発明の構成
本発明は、かかる目的を達成するために、送信側で、送
信データを第１バツフアメモリに店込み。
信データを第１バツフアメモリに店込み。
該第１ハソフアメモリから読み出したデータを伝送し、
受信側で、受信したデータを第２バ・ソファメモリに書
込み、該第２ハソフアメモリから読み出したデータを該
送信データとして得るバッファメモリを用いたデータ伝
送方式における該送信側のクロック周波数と該受信側の
クロック周波数の同期をとる同期方式において、該送信
側に、該第１バツフアメモリの内容量を検出し、検出結
果を該受信側に伝送する手段を設けるとともに、該受信
側に、該第２八ソフアメモリの内容量を検出する検出手
段う設け、該受信側で、該送信側からの該１ハソフアメ
モリの内容量と該検出手段で検出した該第２バツフアメ
モリの内容量から、該送信側のクロック周波数と該受信
側のクロック周波数の同期をとるように制御することを
特徴とするものである。
受信側で、受信したデータを第２バ・ソファメモリに書
込み、該第２ハソフアメモリから読み出したデータを該
送信データとして得るバッファメモリを用いたデータ伝
送方式における該送信側のクロック周波数と該受信側の
クロック周波数の同期をとる同期方式において、該送信
側に、該第１バツフアメモリの内容量を検出し、検出結
果を該受信側に伝送する手段を設けるとともに、該受信
側に、該第２八ソフアメモリの内容量を検出する検出手
段う設け、該受信側で、該送信側からの該１ハソフアメ
モリの内容量と該検出手段で検出した該第２バツフアメ
モリの内容量から、該送信側のクロック周波数と該受信
側のクロック周波数の同期をとるように制御することを
特徴とするものである。
（ｆｌ 発明の実施例
以下３本発明のバッファメモリを用いたデータ伝送方式
におけるクロック周波数同期方式の一実施例を図を用い
て詳細に説明する。
におけるクロック周波数同期方式の一実施例を図を用い
て詳細に説明する。
第１図は１．１バツクアメモリを用いたデータ伝送方式
のシステム説明図である。１は送信側のバッファメモリ
、２は伝送路、３は受信側のバッフプメそりである。
のシステム説明図である。１は送信側のバッファメモリ
、２は伝送路、３は受信側のバッフプメそりである。
第１図に示すバッファメモリを用いたデータ伝送方式は
、送信側において課＼・ソファメモＩＪＩＩこ入力する
データは、書込みクロ・ツク入力端子ＣＬＫＷから入力
する周波数ｆｓのクロ・ツクにした力（うてバッファメ
モリ１に書込まれ１周波数ｆＬ のクロックで読み出さ
れて、伝送路２に送出される。
、送信側において課＼・ソファメモＩＪＩＩこ入力する
データは、書込みクロ・ツク入力端子ＣＬＫＷから入力
する周波数ｆｓのクロ・ツクにした力（うてバッファメ
モリ１に書込まれ１周波数ｆＬ のクロックで読み出さ
れて、伝送路２に送出される。
受信側では、伝送路２を介して伝送されてきたデータを
２周波数ｆａのクロ・ツクにしたがって〕＼・ソファメ
モリ３に書込み、読み出しクロ、７り入ノコｔ１ａ子Ｃ
ＬＫＲから入力する周波数ｆｐのクロ・ツクにしたがっ
てバッファメモリ３内のデータを読み出す。
２周波数ｆａのクロ・ツクにしたがって〕＼・ソファメ
モリ３に書込み、読み出しクロ、７り入ノコｔ１ａ子Ｃ
ＬＫＲから入力する周波数ｆｐのクロ・ツクにしたがっ
てバッファメモリ３内のデータを読み出す。
次に本発明のバッファメモリを用し）たデータ伝送方式
におけるクロ・ツク周波数同期方式の原理を説明する。
におけるクロ・ツク周波数同期方式の原理を説明する。
今、ある適当な時間間、隔ΔＴでのノ〈・ソファメモリ
１の内容量の変化を△Ｃｓ ＋ ” ’ソファメモリ３
の内容量の変化を八〇Ｒと仮定すると、該ΔＣｓ。
１の内容量の変化を△Ｃｓ ＋ ” ’ソファメモリ３
の内容量の変化を八〇Ｒと仮定すると、該ΔＣｓ。
△ＣＲは第（１）式及び第（２）式で表すことができる
。
。
△Ｃｓ ＝ ｆ ｓ −ｆ Ｌ −−−−−−−（１
）△ＣＲ＝ｆ＋−−ｆ尺 −一−−−−−（２１すなわ
ち、第（１）式は、バックアメモリ１の内容量の変化ハ
ソファメモ１月の書込みクロックの周波数ｆＳから、へ
ソファメモリ１の読み出しクロックｆＬを減算したもの
であること示し、また、第（２）式は、バックアメモリ
３の内容量が、バッファメモリ３の書込みクロックの周
波数ｆＬがら、バッファメモリ３の読み出しクロックｆ
Ｒを減算したものであることを示す。
）△ＣＲ＝ｆ＋−−ｆ尺 −一−−−−−（２１すなわ
ち、第（１）式は、バックアメモリ１の内容量の変化ハ
ソファメモ１月の書込みクロックの周波数ｆＳから、へ
ソファメモリ１の読み出しクロックｆＬを減算したもの
であること示し、また、第（２）式は、バックアメモリ
３の内容量が、バッファメモリ３の書込みクロックの周
波数ｆＬがら、バッファメモリ３の読み出しクロックｆ
Ｒを減算したものであることを示す。
第（１）式、第（２）式より。
ｆｓ＝△Ｃｓ ＋ ｆ Ｌ −−−−−−−（３１ｆ
ａ＝ｆＬ−△ＣＲ−−−−−−−−−（４１となる。
ａ＝ｆＬ−△ＣＲ−−−−−−−−−（４１となる。
ここで、バッファメモリ３の読み出しクロックのＦ’１
９１ ’Ｍ ヲバノファメモリ１の書込みクロックの周
波数に同期させるには、ハソファメモＩＪ １の書込み
クロックの周波数ｆｓからバッファメモリ３の読み出し
クロックの周波数ｆＲを減算して、ｆＳとＳＲとの差を
求め、この差が０となるように。
９１ ’Ｍ ヲバノファメモリ１の書込みクロックの周
波数に同期させるには、ハソファメモＩＪ １の書込み
クロックの周波数ｆｓからバッファメモリ３の読み出し
クロックの周波数ｆＲを減算して、ｆＳとＳＲとの差を
求め、この差が０となるように。
読み出しクロックの周波数′を制御すればよい。そこで
２周波数ｆｓとｆＦＬとの差Ｚを求めると。
２周波数ｆｓとｆＦＬとの差Ｚを求めると。
Ｚ−ｆｓ−ｆＲ＝（△Ｃｓ＋ｆＬ）
−（ｆＬ −△ＣＲ）
＝△Ｃｓ＋△ＣＲ−−−−−−−−（５）となる。
すなわち、バッファメモリ３の読み出しクロックの周波
数ｒｇ を、バッファメモリ１の書込みクロックの周波
数ｆｓに同期させるには５受信側で。
数ｒｇ を、バッファメモリ１の書込みクロックの周波
数ｆｓに同期させるには５受信側で。
バッファメモリ１の内容量の変化分△Ｃｓとバッファメ
モリ３の内容量の変化分△ＣＲとの加算が０となるよう
に制御すればよい。
モリ３の内容量の変化分△ＣＲとの加算が０となるよう
に制御すればよい。
かかる本発明のバッファメモリを用いたデータ伝送方式
におけるクロック周波数同期方式の原理に基づいて、構
成した一実施例に（＝Ｊき３図を用いて説明する。
におけるクロック周波数同期方式の原理に基づいて、構
成した一実施例に（＝Ｊき３図を用いて説明する。
第２図は２本発明において、送信側から送出される信号
フォーマットの一構成図である。
フォーマットの一構成図である。
第３図は９本発明の受信側の一実施例構成図である。図
において、４は内容量抽出回路、５は復号器、６ばバッ
ファメモリ、７は内容量検出回路。
において、４は内容量抽出回路、５は復号器、６ばバッ
ファメモリ、７は内容量検出回路。
８は加算器、９は電圧制御発振器である。
本発明においては、送信側でバッファメモリ１の内容量
を検出して、第２図に示す如く、１フレームがフレーム
パルスＦ１． 音声データＤ、□７画像データＤ２／て
構成される信号フォーマット内に。
を検出して、第２図に示す如く、１フレームがフレーム
パルスＦ１． 音声データＤ、□７画像データＤ２／て
構成される信号フォーマット内に。
該検出値、すなわち、バッファメモリ１の内容量Ａ）を
付加して受信側に伝送している。尚、送信側におけるバ
ックアメモリ１の内容量を検出する手段としては５例え
ばアップダウンカウンタを用い、バックアメモリ１の書
込みクロックをアンプ側、読め出しクロックをダウン側
に入力して、そのアップダウンカウンタのカウント値に
より検出することができる。
付加して受信側に伝送している。尚、送信側におけるバ
ックアメモリ１の内容量を検出する手段としては５例え
ばアップダウンカウンタを用い、バックアメモリ１の書
込みクロックをアンプ側、読め出しクロックをダウン側
に入力して、そのアップダウンカウンタのカウント値に
より検出することができる。
今、第３図に示す受信側のデータ入力端子ＩＮに５第２
図に示す信号フォーマントの信号が入力したとする。か
かる信号の内、音声データＤ１１ 。
図に示す信号フォーマントの信号が入力したとする。か
かる信号の内、音声データＤ１１ 。
画像データＤ２ｆは、書込みクロック入力端子ＩＮＯか
ら入力する書込みクロックＣＬＫ２にしたがって、バッ
ファメモリ６に書込まれる。そして。
ら入力する書込みクロックＣＬＫ２にしたがって、バッ
ファメモリ６に書込まれる。そして。
バッファメモリ６に書込まれた音声データＤｌｌ及び画
像データＤ２／は、電圧制御発振器９からの読み出しク
ロックＣＬＫｆにしたがって、バックアメモリ６から、
音声データＤＪ 、画像データＤ２として読み出され、
復号器５に入力する。復号器５では、かかる音声データ
Ｄｌ、及び画像データＤ２を電圧制御発振器９からのク
ロックＣＬ Ｋ １にしたがって復号する。
像データＤ２／は、電圧制御発振器９からの読み出しク
ロックＣＬＫｆにしたがって、バックアメモリ６から、
音声データＤＪ 、画像データＤ２として読み出され、
復号器５に入力する。復号器５では、かかる音声データ
Ｄｌ、及び画像データＤ２を電圧制御発振器９からのク
ロックＣＬ Ｋ １にしたがって復号する。
また、データ入力端子ＩＮから入力した信号は。
内容量抽出回路４に、も入力する。内容量抽出回路４で
は、受信する第２図に示す信号フォーマットから、送信
側のバッファメモリの内容量（Ａ１゜Ａ２．・−−−−
−＞を抽出し、送信側のバックアメモリの内容量の変化
分Ａを求めて、加算器８に出力する。尚、この際、バッ
クアメモリ１の内容量の変化分Ａは、第２図を用いると
、Ａ＝Ａ２−Ａ＋で求めることができる。
は、受信する第２図に示す信号フォーマットから、送信
側のバッファメモリの内容量（Ａ１゜Ａ２．・−−−−
−＞を抽出し、送信側のバックアメモリの内容量の変化
分Ａを求めて、加算器８に出力する。尚、この際、バッ
クアメモリ１の内容量の変化分Ａは、第２図を用いると
、Ａ＝Ａ２−Ａ＋で求めることができる。
かかる内容量抽出回路４から出力された。送信側のバッ
ファメモリの内容量の変化分Ａは、加算器８において、
内容量検出回路７から出力される受信側のバッファメモ
リ６の内容量の変化分Ｂと加算されて、送信側のへソフ
ァメモリの書込みりロックの周波数ｆｓと、受信側のバ
ッファメモリ６の読み出しクロックの周波数ｆＱとの差
Ｚを電圧制御発振器９に出力する。尚、この際、内容量
検出回路７は１例えば、電圧制御発振器９からのクロッ
クＣＬＫ１と書込みクロック入力端子ＩＮ０からのクロ
ックＣＬＫ２を入力してそれぞれ。
ファメモリの内容量の変化分Ａは、加算器８において、
内容量検出回路７から出力される受信側のバッファメモ
リ６の内容量の変化分Ｂと加算されて、送信側のへソフ
ァメモリの書込みりロックの周波数ｆｓと、受信側のバ
ッファメモリ６の読み出しクロックの周波数ｆＱとの差
Ｚを電圧制御発振器９に出力する。尚、この際、内容量
検出回路７は１例えば、電圧制御発振器９からのクロッ
クＣＬＫ１と書込みクロック入力端子ＩＮ０からのクロ
ックＣＬＫ２を入力してそれぞれ。
アップダウンカウンタのアンプ側、ダウン側に入力し、
それぞれ、一方をカウントアツプし、他方をカウントダ
ウンして、該アップダウンカウンタのカウント値から、
バッファメモリ６の内容量を検出している。
それぞれ、一方をカウントアツプし、他方をカウントダ
ウンして、該アップダウンカウンタのカウント値から、
バッファメモリ６の内容量を検出している。
電圧制御発振器９は、加算器８からのかかる差Ｚを人力
し、この差Ｚが０となるように、読み出しクロックＣＬ
ＫＩの周波数を制御する。
し、この差Ｚが０となるように、読み出しクロックＣＬ
ＫＩの周波数を制御する。
（ｇ） 発明の効果
以上、詳細に説明した如く２本発明のバッファメモリを
用いたデータ伝送方式におけるクロック周波数同期方式
によれば、送受信装置の装置内クロックを伝送路クロッ
クと無関係に設定した場合でも装置内クロックの周波数
同期を保つことができるので、設計自由度が向上できる
という効果が得られる。
用いたデータ伝送方式におけるクロック周波数同期方式
によれば、送受信装置の装置内クロックを伝送路クロッ
クと無関係に設定した場合でも装置内クロックの周波数
同期を保つことができるので、設計自由度が向上できる
という効果が得られる。
第１図はバッファメモリを用いたデータ伝送方式のシス
テム説明図、第２図は本発明において送信側から送出さ
れる信号フォーマ・ノドの一構成図。 第３図は本発明の受信側の一実施例構成図である。 図中、１，３．６はバッファメモリ、２は伝送路、４は
内容量抽出回路、５は復号器、６はノ〈、７フアメモリ
、７は内容量検出回路、８は加算器。
テム説明図、第２図は本発明において送信側から送出さ
れる信号フォーマ・ノドの一構成図。 第３図は本発明の受信側の一実施例構成図である。 図中、１，３．６はバッファメモリ、２は伝送路、４は
内容量抽出回路、５は復号器、６はノ〈、７フアメモリ
、７は内容量検出回路、８は加算器。
Claims (1)
- 送信側で、送信データを第１バツフアメモリに書込み、
該第１ハソフアメモリから読み出したデータを伝送し、
受信側で、受信したデータを第２バツフアメモリに書込
み、該第２バツフアメモリから読み出したデータを該送
信データとして得るバッファメモリを用いたデータ伝送
方式における該送信側のクロック周波数と該受信側のク
ロック周波数の同期をとる同期方式において、該送信側
に、該第１バツフアメモリの内容量を検出し、検出結果
を該受信側に伝送する手段を設けるとともに、該受信側
に、該第２バツフアメモリの内容量を検出する検出手段
を設け、該受信側で、該送信側からの第１ハソフアメモ
リの内容量と該受信側の該検出手段で検出した該第２バ
ツフアメモリの内容量から、該送信側のクロック周波数
と該受信側のクロック周波数の同期をとるように制御す
ることを特徴とするバッファメモリを用いたデータ伝送
方式におけるクロック周波数同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057240A JPS59183548A (ja) | 1983-04-01 | 1983-04-01 | バツフアメモリを用いたデ−タ伝送方式におけるクロツク周波数同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057240A JPS59183548A (ja) | 1983-04-01 | 1983-04-01 | バツフアメモリを用いたデ−タ伝送方式におけるクロツク周波数同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59183548A true JPS59183548A (ja) | 1984-10-18 |
Family
ID=13050005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58057240A Pending JPS59183548A (ja) | 1983-04-01 | 1983-04-01 | バツフアメモリを用いたデ−タ伝送方式におけるクロツク周波数同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06253277A (ja) * | 1991-05-23 | 1994-09-09 | American Teleph & Telegr Co <Att> | 可変ビット・レート・チャネルに対するバッファを制御する方法および装置 |
-
1983
- 1983-04-01 JP JP58057240A patent/JPS59183548A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06253277A (ja) * | 1991-05-23 | 1994-09-09 | American Teleph & Telegr Co <Att> | 可変ビット・レート・チャネルに対するバッファを制御する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512938A (en) | Teleconference terminal | |
| PL177313B1 (pl) | Urządzenie przetwarzające poddane kompresji sygnały akustyczne i wizyjne w odbiorniku | |
| JP2001358685A (ja) | 同期装置および同期方法 | |
| JP2972178B2 (ja) | フレーム同期装置及びその方法 | |
| JPH04207883A (ja) | クロック同期方式 | |
| JPS6214546A (ja) | 準同期バツフア制御方式 | |
| JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
| JPS59183548A (ja) | バツフアメモリを用いたデ−タ伝送方式におけるクロツク周波数同期方式 | |
| JPS594895B2 (ja) | 衛星経由のデジタル伝送の同期方法および装置 | |
| US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
| US4727432A (en) | A VDP timing signal generator producing clock signals in phase with produced video sync signals and displaying the inphase condition | |
| JPH11261545A (ja) | 映像・音声信号伝送システム | |
| JPS62102636A (ja) | クロツク再生回路 | |
| JP3497676B2 (ja) | Ａｖコンバイン受信機 | |
| JPH01171338A (ja) | クロック同期回路 | |
| JP2820832B2 (ja) | デジタルオーディオインタフェースのデコーダ回路装置 | |
| JPH0573092B2 (ja) | ||
| JPH04323991A (ja) | 映像信号伝送方式 | |
| JPS5921590Y2 (ja) | カラ−映像信号の再生装置 | |
| JPH071884B2 (ja) | スタツフ同期方式 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JPS61148986A (ja) | テレビジヨン信号の標本化装置 | |
| JPH0385976A (ja) | テレビジョン方式変換装置 | |
| JPS5820044A (ja) | スタツフ同期方式 | |
| JPH0218634B2 (ja) |