JPS59183527A - トランジスタのベ−ス駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技稽分野〕 本発明は、大電力を扱うバイボーシ形のパワートランジ
スタの如き、トランジスタを高速スイッチングするため
のベース駆動回路に関する本のである。この種のベース
駆動回路としては、当該トランジスタの高速スイッチン
グを可能にし、かつその導通時における電圧降下（以下
、オン電圧降下とも云う）を低くあらしめることのほか
、その消＊電力が可能な限シ、低いものであることが望
ましい。

〔従来技術とその問題点〕

第１図は消費電力の低減を１つた既提案にかかる従来の
トランジスタのベース駆動回路（以下、ベース電流節約
形のベース駆動回路と云うこともある）を示す回路図で
ある。

同図において、９はパワートランジスタである主トラン
ジスタ８０ベース駆動回路であシ、直列に接続した２つ
の直流電源１０．１１の途中の分岐点を基準電位（アー
ス）とし、直流電源１０のプラスｌｌ１ｌｌ端子をＮＰ
Ｎ型補助トランジスタ３のコレクタ端子に接続し、トラ
ンジスタ３のエミッタ端子をＰＮＰ型補助トランジスタ
４のエミッタ端子と接続し、トランジスタ４のコレクタ
端子を直流電源１１のマイナス側端子と接続する。

入力信号端子を抵抗器１を介して分岐し、それぞれトラ
ンジスタ３及び４０ベース端子に接続し、同分岐点にコ
レクタキャッチャダイオード５のアノード端子を接続し
、ダイオード５０カソード端子を主トランジスタ８のコ
レクタ端子に接続する。

また、補助トランジスタ３，４のエミッタ端子間の接続
を分岐し、主トランジスタ８のベース端子に接続する。

次に動作について説明すると、入力信号が正転すると、
トランジスタ３がオンし、直流電源１０からの一定電流
ｉＢ８が主トランジスタ８０ベースに流れ、トランジス
タ８ｉ１．オンする。トランジスタ８０ベース電流ｉＢ
８は、トランジスタ８のコレクタ電流１０８（負荷電流
量０＋ダイオード５の電流１ｃ５）を増幅率ｈＦＫで割
ったものであるから、１Ｂ８＝　ｔｃ８／ｈｐＥ（）ラ
ンジスタ８の電流増幅率）＝　ｉｏ＋１ｃ５／ｈｒｇ　
（）ランジスタ８の電流増幅率）とカシ、負荷電流ｉｏ
の変化に従って第２囚に示すように変化する。

一方、トランジスタ３０ベース電流ＩＢ３は、ｔｎ３＝
ｔｎ８／ｈｒｈ　（）ランジスタ３の電流増幅率）であ
ることから １　Ｂ３　＝　ｉ　ｃｓ／ｈｐｇ（）ランジスタ８の電
流増幅率）・ｈＦＥ（トランジスタ３の電流増幅率） ＝　ｉｏ　＋Ｉ　Ｃ５／ｈ　ＦＥ　（）ランジスタ８の
電流増幅率）・ｈＦＥ（トランジスタ３の電流増幅率）
となシ、トランジスタ３のベース電流ｊＢ３ノうち余分
な分は、キャッチャダイオード５を介して主トランジス
タ８のコレクタに流れる。

コレクタキャッチャダイオード５がらの電流ｉＣ５は主
トランジスタ８のターンオフを速めることになる。

次に、入力信号が反転するとトランジスタ３がオフし、
トランジスタ４がオンして、逆バイアス電流が流れ始め
、主トランジスタ８はターンオフタイム（蓄積時間＋下
降時間）後、オフする。

以上述べたように、本回路によれば、ベース駆動回路の
コレクタキャッチャダイオードに流れる電流は非常に微
少であシ、また主トランジスタのベース駆動に必要な電
力は主トランジスタの実際のコレクタ電流の大小に比例
したものとなるので、無駄な電力を消費せずにすむもの
である（以上、詳しくは特開昭５７−７８２２３号公報
を参照されたい）。

以上に説明した如き、ベース電流節約形のベース駆動回
路は、ベース電流を主回路電流に見合った必要なだけ流
すことによシ、 （１）パワートランジスタのオンを活性状態にしてター
ンオフ時間を短縮する、 （２）ベース駆動回路の消費電流を必要最小限に押えて
ベース駆動回路の省エネ、小形＠量化、コスト低減等を
図る、 （３）　　コレクタキャッチャダイオードの通電電流が
２〜３桁小さくなる、 などの諸効果を奏するものであるが、パワートランジス
タのオン電圧降下を下げて主回路の損失を低く押えると
いう点については、未だ充分でないという欠点があった
。

〔発明の目的〕

本発明は、上述の如き従来技術の欠点を改善するために
なされたものであシ、従って本発明の目的は、ベース電
流節約形のベース駆動回路において、パワートランジス
タである主トランジスタのオン電圧降下を下げて主回路
の損失を低く押える仁とを可能にしたベース駆動回路を
提供することにある。

〔発明の要点〕

本発明の構成の要点は、ベース電流節約形のベース駆動
回路において、その消費電力が、増加しない範囲で主ト
ランジスタのオン電圧降下が最低になるように、コレク
タキャッチャダイオードの種類および（または）直列接
続個数を選定した点にある。

〔発明の実施例〕

第３図は本発明の一実施例を示す回路図である。

同図は、第１図に示した既提案にかかる電流節約形のベ
ース駆動回路と見かけ上ではほとんど変わる所がない。

唯、実際に使用される使い方に近い形で回路図が描かれ
ているので、補助トランジスタ３は、高い電流増幅率の
得られるダーリントントランジスタで構成され、主トラ
ンジスタ８も、エミッタ・ベース間過電圧保護が可能で
スイッチング特性のよいダーリントントランジスタで構
成されている。

そのほか、０は入力信号の増幅回路、ｌＣ３は補助トラ
ンジスタ３のコレクタ電流、ｉｃＤはコレクタキャッチ
ャダイオード５の通ｔｔ流、１ｏｉｊ−負荷電流（主回
路電流）、ｉＢ８は主トランジスタ８０ベース電流、ｖ
ＣＤはダイオード５による電圧降下、■ＢＥ３はダーリ
ントントランジスタ３のベース・エミッタ間電圧％　■
ＢＥ８は主トランジスタ８のベース・エミッタ間電圧、
である。

第３図に示した本発明の実施例が第１図に示した既提案
にかかる電流節約形のベース駆動回路と相違する点は、
コレクタキャンチャダイオード５に関する点であるが、
以下、このことが良く理解できるように、必要な図面を
参照しながら説明を進める。

第４図は、ベース駆動回路の消費′ｆＩｌ流について、
ベース電流節約形の駆動回路（第１図）とそれ以外の従
来の駆動回路を比較して示したグラフである。同図に見
られるように、ベース駆動回路の消費電流すなわちｉｃ
３又はｉＢ８が主（ロ）路電流１０の許容最大電流値付
近に於ては大差ないが、常用定格電流値付近では大差が
あり、ベース電流節約形が、それ以外のものに比し有効
であることが判る。

第５図は、コレクタキャッチャダイオードを有しない非
節約形のベース駆動回路（第１ｆｉＱ［訃いてダイオー
ド５を除去して成るベース駆動回路）の特性例を示した
グラフで、主トランジスタ８に一定のベース電流ｉＢ８
を流しておき、主回路電流ｌｏ　　を増減させたときに
おける主トランジスタ８の各部端子間電圧であるＶＢＩ
ｉ、ｓ　（ベース・エミッタ間電圧）、　ＶｃＥｇ　　
（コレクタ・エミッタ間電圧）、Ｖｎｃｓ　　（ベース
・コレクタ間電圧）の変化を示している。

第６図は節約形のベース駆動回路（第１図）における主
トランジスタ８のオン電圧降下（導通時における電圧降
下ＶｃＥｇ’　）を構成する各成分電圧の説明図である
。同図からオン電圧降下ＶＣＩＪ’は次式で表わされる
ことが判る。

ＶＣＥＩＩ！’＝　ＶＢＥ８　＋　ＶＢＥ５　　ＶＣＤ
’但し、　ＶＣＤ’は、主トランジスタ８０オン時にお
けるコレクタキャッチャダイオード５による電圧降下を
示す。

第７図は、本発明の一実施例（第３図）において、コレ
クタキャッチャダイオード５を構成するダイオードの直
列接続個数を１個（’１個で表わす）から３個（・・参
の如く、３個の−で衣わす）までパラメータとして変化
させたときに、主回路電流ｔｏ　　の増減に対して得ら
れるオン電圧降下を示したグラフである。

同図において、３直列の■ｃＥ８＃′が最もオン電圧降
下が低く良好であることがわかる。しかし直列接続個数
を４個にすると央験では補助トランジスタが深くオンし
たままとなり、ベース電流節約の効果が失われてベース
電流が過大に流れ好ましくないことがわかっている。こ
れはダイオード５のえん層電圧によるドロップを大とし
て、オン電圧降下を低くすることが出来るが、第５図に
示す如きパワートランジスタ本来のオン電圧降下ＶＣＥ
ｇより低くすることは出来ないことを示している。

このようにダイオード５の直列個数を選ぶこと、場合に
よってはその種類すなわち筒速ダイオード。

低速ダイオード、ゲルマニュームダイオード、セレンダ
イオード、ショットキーバリヤダイオード等、色々な８
ｉ類の中からえん層箱７圧の異なるものを組み合わせて
用いることにより、ベース電流節約という効果を失なわ
ずに、主トランジスタのオン電圧降下を低くできる最適
のコレクタキヤツデヤダイオードを得ることかできる。

この考え方は第８図に示す如＜　ＶｃＢｓで考えれば ＶＣＢ８”　ＶＢＥ５−ＶＣＤ” という関係から判るように、関係式の右辺に主トランジ
スタ８の特性が直接関係してこない。

主トランジスタ８のｖＣＢＩＩの特性がシングルトラン
ジスタ、ダーリントントランジスタ、三重ダーリントン
トランジスタ等の構成の違いによりほとんど変わらない
ことから、この最適のダイオード５を構成する組合せは
補助トランジスタ３とかＩｃＤの電流値等の設計条件が
変わらなければ、主トランジスタ８が変わっても、変え
る必些かないという大きな特長がある。

しかし前述のＶＢＥ５およびＶＣＤはそれぞれ半導体の
ＰＮ接合によるえん層電圧によるものであるからひとつ
の接合蟲ｐ約−２〜３　ｍｖ／Ｃの負の温度特性をもっ
ている。もしもＶＢＥ５の電圧がトランジスタ３の温度
上昇で低下しｆｃ場合、ダイオード５の電圧が充分高い
と本来のｖｎｃａに■Ｂｃ８＃が近付いて、ベース電流
節約効果が失われるおそれがある。このときトランジス
タ３　ＶＣは大きな電流が流れてさらに過熱するのでこ
の不具合は正帰還的に、熱暴走的に発展し、１１１ｉ速
スイツチング能力を失うと同時にトランジスタ３を焼損
してオフ能力を失うことになる。

この様なおそれをなくすためには、トランジスタ３とダ
イオード５を熱的に結合しておけばよい。

実用的には第９図に示す如く軽く接着材２２でトランジ
スタ３とダイオード５の間をつなぐだけでもよいし、ト
ランジスタ３とダイオード５を接近させて配置してその
全体を樹脂モールドしてもよいし、同一部品内に組み込
んでもよい。この様に少なくともトランジスタ３と同一
のＰＮ接合数例えば２枚だけでも熱結合してやれば前記
暴走のおそれはなくなる。なお、２１はプリント板であ
る。

〔発明の効果〕

以上説明したように、本発明によれば、ベースを流節約
形のベース駆動回路において、主トランジスタのオン電
圧降下を充分に下けて主回路の損失を低く押え得るとい
う利点がある。さらに、オン電圧降下を下げることが出
来れば、そのようなベース駆動回路の適用可能範囲も拡
大することは云うまでもない。

【図面の簡単な説明】

第１図は既提案にかかる従来のトランジスタのベース駆
動回路を示す回路図、第２図は第１図における各部の動
作波形を示す波形図、第３図は本発明の一災施例を示す
回路図、第４図はベース駆動回路の消費電流についてベ
ース電流節約形の駆動回路とそれ以外の従来の駆動回路
を比較して示したグラフ、第５図はコレクタキャッチャ
ダイオードを有しない非節約形のベース駆動回路におけ
る特性例を示したグラフ、第６図は節約形のベース駆動
回路における主トランジスタのオン電圧降下を構成する
各成分電圧の説明図、第７図は本発明の実施例において
、コレクタキャッチャダイオードを構成するダイオード
の直列接続個数をパラメータとして変えたときに、主回
路電流ｔｏの増減に対して得られるオン電圧降下を示し
たグラフ、＠８図は同様に主回路電流ＩＱの増減に対し
て得られる主トランジスタ８のコレクタ・ベース間電圧
ＶＣＢを示したグラフ、第９図は第３図において補助ト
ランジスタ３とダイオード５の間で熱的結合を行なう場
合の具体的構成例を示した説明図、である。 符号説明 ０・・・増幅回路、１・・・抵抗器、３．４・・・補助
トランジスタ、５・・・コレクタキャンチャダイオード
、８・・・主トランジスタ（パワトランジスタ）、９・
・・ベース駆動回路、１０．１１・・・直流電源、２１
・・・プリント板、２２・・−接着材 代理人　弁理士　並　木　昭　夫 代理人　弁理士　扮　崎　　　清 第１図 ７ 一−−−−−−−ゴーー”−−”’−−−’−］第２図 −】：ンオフグイム ｌβδ（１？酷°−スし丸）ＯＡ　−ｉ−一一＜＝＝＝
＝１し２−第　３　図 ＠４図 □負殉電流ｉ。

Claims (1)

1. 【特許請求の範囲】 １）共通な入力信号源によｐベース駆動されるｊ１バイ
   アス用および逆バイアス用の各補助トランジスタを直流
   電源を介して直列に接続し、前記補助トランジスタの工
   之ツタ端子を主トランジスタのベース端子に接続すると
   共に、該主トランジスタのコレクタ端子と前記補助トラ
   ンジスタのベース端子との間にコレクタキャッチャダイ
   オードを接続し、前記入力信号源による前記補助トラン
   ジスタのベース駆動によシ前記主トランジスタをスイッ
   チングするようにしたトランジスタのベース駆動回路に
   おいて、その消費電力が増加しない範囲で前記主トラン
   ジスタの導通時における電圧降下が最低になるように、
   前記コレクタキャッチャダイオードの種類および（ｔた
   社）直列接続個数を選定したことを％徴とするトランジ
   スタのベース駆動回路。 ２、特許請求の範囲第１項に記載のベース駆動回路にお
   いて、前記コレクタキャッチャダイオードと順バイアス
   用補助トランジスタとの間に熱的結合をもたせたことを
   特徴とするトランジスタのベース駆動回路。