JPS59171220A - 対数変換装置 - Google Patents
対数変換装置Info
- Publication number
- JPS59171220A JPS59171220A JP4495983A JP4495983A JPS59171220A JP S59171220 A JPS59171220 A JP S59171220A JP 4495983 A JP4495983 A JP 4495983A JP 4495983 A JP4495983 A JP 4495983A JP S59171220 A JPS59171220 A JP S59171220A
- Authority
- JP
- Japan
- Prior art keywords
- logarithmic
- converter
- logarithmic conversion
- digital
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業−）−の第１４用分野
５本発明は人力されたアナＤグ信号をアナログ／ｊ（ジ
々ル変換粋よぴ対数変換し、デーｆスプレィ士ニー、り
に表示させる時に必′決とされる高速かつ安ｆｉｌｆｉ
；（：対数変換装置に関するものである。
々ル変換粋よぴ対数変換し、デーｆスプレィ士ニー、り
に表示させる時に必′決とされる高速かつ安ｆｉｌｆｉ
；（：対数変換装置に関するものである。
従来１々１１の構成とその問題点
第１図は従来の対数変換装置のブロック図であり、１は
対数変換器、２はアナロタ／ディジタル変換器、３はマ
イクロコンピュータ、３ａ、３ｂ。
対数変換器、２はアナロタ／ディジタル変換器、３はマ
イクロコンピュータ、３ａ、３ｂ。
３ ｃ 、、 ３ ｄｉ４マイクロコンビっ、−夕３の
構成要素であり、３ｄは人力部、３ｂは記憶部、３Ｃは
出力部、３ｄは中火演算制御部、４は表示制御部、６（
ツ：ティスプレイモニタである。
構成要素であり、３ｄは人力部、３ｂは記憶部、３Ｃは
出力部、３ｄは中火演算制御部、４は表示制御部、６（
ツ：ティスプレイモニタである。
以上のように構成され／（従来の対数変換装置について
、以下その動作を説明する１、 寸ずアナログ信−づは対数変換器１により対数変換され
、アナロク゛／ティジタル変換器２に、よりティジノル
信号に変換さ才）２、マイクロコンビっ一−−タ３の人
力部３ｄを介して記憶部３ｂに取り込ま、を上、出力部
３ｃ、表示制御部４を通して５” （スプレィモニタ５
に表示される。、 しか１〜ながら上記の様な構成では変換の高床・（４Ｆ
を要求されるような処理では、品価な対数変換器が必要
であった。−力、対数変換器を省き−１・イクＵＪコン
ビ、−夕のンソ（・ウェア処理により、ラーーラー展開
等を用いたブログラノ、で対数変換する方法もあるが、
この方法で（丁１、十分な高速性か得られないという間
）但点をイＪしていた。
、以下その動作を説明する１、 寸ずアナログ信−づは対数変換器１により対数変換され
、アナロク゛／ティジタル変換器２に、よりティジノル
信号に変換さ才）２、マイクロコンビっ一−−タ３の人
力部３ｄを介して記憶部３ｂに取り込ま、を上、出力部
３ｃ、表示制御部４を通して５” （スプレィモニタ５
に表示される。、 しか１〜ながら上記の様な構成では変換の高床・（４Ｆ
を要求されるような処理では、品価な対数変換器が必要
であった。−力、対数変換器を省き−１・イクＵＪコン
ビ、−夕のンソ（・ウェア処理により、ラーーラー展開
等を用いたブログラノ、で対数変換する方法もあるが、
この方法で（丁１、十分な高速性か得られないという間
）但点をイＪしていた。
発明の［］的
本発明はに記従来の問題点を解消するもので、対数変換
を対数変換デーグルを用いたプログラムにより高速に処
理するようにした対数変換装置を提供することを「ｊ的
とする。
を対数変換デーグルを用いたプログラムにより高速に処
理するようにした対数変換装置を提供することを「ｊ的
とする。
発明の構成
本発明（弓、入力されたアナＬ１り信号をディジタル括
シ月／こ変換するアジ、【７グ／ディジタル変換手段と
、このディジタル信号値を記憶する記憶手段と、この記
憶手段に記憶さ汎だディジタル１８月値を対数変換−ア
ープ几を用いたブログンノ、により対数変換する対数変
換手段と、−ヒ記アナログ／ティジタル変換手段、記は
手段、対数変換手段を割円１する制御手段とを備えた対
数変換装置であり、高速に対数変換でき、又回路を簡素
化し７、装置の価格を削減させるきわめて有効なもので
ある５、実施例の説明 第２ ［％ ｉ−Ｊ、本発明の一実施例における対数変
換装置の構成を示す）゛四ツ２図である。第２Ｎにおい
て６は入力されたτナログ信号をディジタル（ｉ−号に
変換するアナログ／ディジタル変換手段、７（・」、デ
ィジタル信号値及び対数変換された値を記憶する記憶手
段、８（は記憶手段７に記憶され／こディジタル信号値
を対数変換テーブルを用いたプログラムにより対数変換
する対数変換手段、９（ｒ１アナ（ＸＩグ／ディジタル
変換手段６、記憶手段Ｙ、対数変換手段８を制御する制
御手段、１Ｑは記憶手段７に記憶され・でいるデータを
ディスプレイモ・ニタに表示する７勺−めの表示制御手
段１０であり、この表示制御手段１０も制御手段９によ
り制御される。
シ月／こ変換するアジ、【７グ／ディジタル変換手段と
、このディジタル信号値を記憶する記憶手段と、この記
憶手段に記憶さ汎だディジタル１８月値を対数変換−ア
ープ几を用いたブログンノ、により対数変換する対数変
換手段と、−ヒ記アナログ／ティジタル変換手段、記は
手段、対数変換手段を割円１する制御手段とを備えた対
数変換装置であり、高速に対数変換でき、又回路を簡素
化し７、装置の価格を削減させるきわめて有効なもので
ある５、実施例の説明 第２ ［％ ｉ−Ｊ、本発明の一実施例における対数変
換装置の構成を示す）゛四ツ２図である。第２Ｎにおい
て６は入力されたτナログ信号をディジタル（ｉ−号に
変換するアナログ／ディジタル変換手段、７（・」、デ
ィジタル信号値及び対数変換された値を記憶する記憶手
段、８（は記憶手段７に記憶され／こディジタル信号値
を対数変換テーブルを用いたプログラムにより対数変換
する対数変換手段、９（ｒ１アナ（ＸＩグ／ディジタル
変換手段６、記憶手段Ｙ、対数変換手段８を制御する制
御手段、１Ｑは記憶手段７に記憶され・でいるデータを
ディスプレイモ・ニタに表示する７勺−めの表示制御手
段１０であり、この表示制御手段１０も制御手段９によ
り制御される。
第３図は本実施例の具体的な構成を示す回路ブロック図
である。第３図において２は入力されたアナログ信号弓
を・ディジタル信月に変換するアナログ／ディジタル変
換器、１１はマイクロコンビ１−一一タ、１１ａ、１１
ｂ＋１１Ｃ２１１ｄはマ・ｆクロコンピユータ１１の構
成波累で、１１ａは人力部、１１ｂは記１意部、１１ｃ
ｉ４出力部、１１ｄは中央演算制御部、４はディスプレ
イモータ５−＼の表示を制御する表示制御部、５はアイ
スプレイモニタである。
である。第３図において２は入力されたアナログ信号弓
を・ディジタル信月に変換するアナログ／ディジタル変
換器、１１はマイクロコンビ１−一一タ、１１ａ、１１
ｂ＋１１Ｃ２１１ｄはマ・ｆクロコンピユータ１１の構
成波累で、１１ａは人力部、１１ｂは記１意部、１１ｃ
ｉ４出力部、１１ｄは中央演算制御部、４はディスプレ
イモータ５−＼の表示を制御する表示制御部、５はアイ
スプレイモニタである。
以上のよう（・に構成された本実施例の対数変換装置１
ｒｃｌ／Ｃついて、以下その動作ヲ贋１明する。
ｒｃｌ／Ｃついて、以下その動作ヲ贋１明する。
丑ず本装置に入力されたアナログ信号は、アナログ２・
′ディジタル変換器２に入りディジタル信号として出力
さ才する１、このディジタル信はは、マイクロコンビ、
−夕２の人力部１１ａｉ通じて一旦【；己臆部１１ｂに
記憶される。この記憶部１１１つに記憶されたデータは
、マイクロコンピータ１１内の対数変換プ「１ゲラムシ
こより対数変換され、この対数変換され／こデータは再
び記憶部１１ｂυで記憶されると同［＋！に、このデー
タは出力部１１ｃ及び表示１１ｕｌｊ御部４金通じて、
ティスヱ゛レイモニタ５（・（＝、バーグラフのように
−［二１て入力信乞のレベルが見えるような形で表示さ
れる。以上のような一アナＹ１グイ計号人力からデ、イ
スプレイモニタへの表示−までの一連の処理全高速に連
続して行なう。
′ディジタル変換器２に入りディジタル信号として出力
さ才する１、このディジタル信はは、マイクロコンビ、
−夕２の人力部１１ａｉ通じて一旦【；己臆部１１ｂに
記憶される。この記憶部１１１つに記憶されたデータは
、マイクロコンピータ１１内の対数変換プ「１ゲラムシ
こより対数変換され、この対数変換され／こデータは再
び記憶部１１ｂυで記憶されると同［＋！に、このデー
タは出力部１１ｃ及び表示１１ｕｌｊ御部４金通じて、
ティスヱ゛レイモニタ５（・（＝、バーグラフのように
−［二１て入力信乞のレベルが見えるような形で表示さ
れる。以上のような一アナＹ１グイ計号人力からデ、イ
スプレイモニタへの表示−までの一連の処理全高速に連
続して行なう。
次に対数変換ノログラムの制御手順について説明−ヂ−
る６、第４図はその）ｒコーチヤード、第５図はこのブ
ロクラムで使用する対数変換テーブルである５、まず対
数変換テーブルの先頭アドレス全インテックスレジスタ
に格納する。次にこのインデックスレジスタの内容Ｋ、
人力されプこ対数変換すべき値（Ａと−ノーる）ｊ゛加
算る。インデックスレジスタの内容（アドレス）か示す
値を求め、その値ｉＢとすると、Ｂが対数変換された値
である。なお対数変換テーブル（・ユ、対数変換すべき
値と対数変換された値と全対応付けたデープルであり、
／辷とえば８ピツトのアナログ／ディジタル変換器を使
用した場合、対数変換テーブルは２５６バイト必要とす
る。
る６、第４図はその）ｒコーチヤード、第５図はこのブ
ロクラムで使用する対数変換テーブルである５、まず対
数変換テーブルの先頭アドレス全インテックスレジスタ
に格納する。次にこのインデックスレジスタの内容Ｋ、
人力されプこ対数変換すべき値（Ａと−ノーる）ｊ゛加
算る。インデックスレジスタの内容（アドレス）か示す
値を求め、その値ｉＢとすると、Ｂが対数変換された値
である。なお対数変換テーブル（・ユ、対数変換すべき
値と対数変換された値と全対応付けたデープルであり、
／辷とえば８ピツトのアナログ／ディジタル変換器を使
用した場合、対数変換テーブルは２５６バイト必要とす
る。
以上のように本実施例によれば、従来の高価なＺ１数変
換器を省くことができ、またマイクロコンピュータ・で
）グ（ｌクラムにより対数変換し２ても、プーラ−展開
等の通常の手法による対数変換よりも（はるかに高速（
約３了Ｏ倍）に処理できる。しだが−２て、たとに−は
音楽信号のスペクトラム表示のように高速に処理する心
安のある装置にはきわめて不動である。
換器を省くことができ、またマイクロコンピュータ・で
）グ（ｌクラムにより対数変換し２ても、プーラ−展開
等の通常の手法による対数変換よりも（はるかに高速（
約３了Ｏ倍）に処理できる。しだが−２て、たとに−は
音楽信号のスペクトラム表示のように高速に処理する心
安のある装置にはきわめて不動である。
発明の効果
以上のように本発明は人力されたアナ１１ダイ１１号を
ディジタル伝号に変換するアナログ／ディジタル変換手
段と、このディジタル信号値を記憶する記憶手段と、こ
の記憶手段に記憶されたディジタ／ｌ信号値を対数変換
テーブルを用いたプログラムにより対数変換する対数変
換手段と、上記アナログ／ディジタル変換手段、記憶手
段、対数変換手段を制御する制御手段とを設けることに
より、きわめて高速に対数変換することができ、さらに
対数変換器を省いたことにより回路を簡素化し、装置の
価格を削減できる。
ディジタル伝号に変換するアナログ／ディジタル変換手
段と、このディジタル信号値を記憶する記憶手段と、こ
の記憶手段に記憶されたディジタ／ｌ信号値を対数変換
テーブルを用いたプログラムにより対数変換する対数変
換手段と、上記アナログ／ディジタル変換手段、記憶手
段、対数変換手段を制御する制御手段とを設けることに
より、きわめて高速に対数変換することができ、さらに
対数変換器を省いたことにより回路を簡素化し、装置の
価格を削減できる。
第１図（ｒ、１従宋の対数変換装置のブロック図、第２
図は本発明の一実施例における対数変換装置の構成を示
す一ブロック図、第３図は本発明の具体的な構成を示す
回路ゾロツク図、第４図は対数変換プＥ７グラムの）【
−１−チャート、第５図は対数変換ゾログラノ、か使用
−トる対数変換デープル図である。 １・ 対数変換器、２・・・アナロタ／ディジタル変換
器、３・ ・マイクロコンビ、−〜メ、４・−・表小制
１１（１部、５．・ナイスプレイモニタ、６・・・・ア
ナログ／ディジタル変換手段、γ・・・・・記憶手段、
８ ・・対数変換手段、９・・・・・制御手段、１ｏ・
・・・・表示制御手段、１１ ・・・・マイクロ二１ン
ピ、−−タ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第 ｑ ／θ ／ 一ニア、・］澹−人９に ３図
図は本発明の一実施例における対数変換装置の構成を示
す一ブロック図、第３図は本発明の具体的な構成を示す
回路ゾロツク図、第４図は対数変換プＥ７グラムの）【
−１−チャート、第５図は対数変換ゾログラノ、か使用
−トる対数変換デープル図である。 １・ 対数変換器、２・・・アナロタ／ディジタル変換
器、３・ ・マイクロコンビ、−〜メ、４・−・表小制
１１（１部、５．・ナイスプレイモニタ、６・・・・ア
ナログ／ディジタル変換手段、γ・・・・・記憶手段、
８ ・・対数変換手段、９・・・・・制御手段、１ｏ・
・・・・表示制御手段、１１ ・・・・マイクロ二１ン
ピ、−−タ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第 ｑ ／θ ／ 一ニア、・］澹−人９に ３図
Claims (1)
- 人力さえしたアナログ信号をディジタル信号に変換す／
）アナ「１グ／ディジタル変換手段と、このディジメツ
Ｌ信弓値を記１．音−する記’ｌｆｉ手段と、この記憶
手段に記１：絃さｆまた一ｉイジタル信−弓値を対数変
換テーブルを用い／で８グログラノ・により対数変換す
る対数変換手段と、アナ［’ｌり２／ディジタル変換手
段、ｉ、［２憶手段、対数変換手段を制御部１−．する
制御手段と％、−備えだことを動機とする対数変換装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4495983A JPS59171220A (ja) | 1983-03-17 | 1983-03-17 | 対数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4495983A JPS59171220A (ja) | 1983-03-17 | 1983-03-17 | 対数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59171220A true JPS59171220A (ja) | 1984-09-27 |
Family
ID=12706015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4495983A Pending JPS59171220A (ja) | 1983-03-17 | 1983-03-17 | 対数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171220A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177820A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | パルス符号変調回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150921A (en) * | 1976-06-11 | 1977-12-15 | Hitachi Ltd | Digital compressor |
| JPS54120555A (en) * | 1978-03-10 | 1979-09-19 | Icom Inc | Converter |
-
1983
- 1983-03-17 JP JP4495983A patent/JPS59171220A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150921A (en) * | 1976-06-11 | 1977-12-15 | Hitachi Ltd | Digital compressor |
| JPS54120555A (en) * | 1978-03-10 | 1979-09-19 | Icom Inc | Converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177820A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | パルス符号変調回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59171220A (ja) | 対数変換装置 | |
| JPS609292B2 (ja) | デ−タ・ブロック間の時間間隔長制御方式 | |
| JPH0566873A (ja) | キーリピート入力制御方式 | |
| JPS59139441A (ja) | 音声出力制御方式 | |
| JPS61183779A (ja) | 文書検索表示方式 | |
| JPH03145400A (ja) | 音場再生用信号処理装置 | |
| JPS6055847B2 (ja) | デ−タ表示制御方式 | |
| JPS5911061Y2 (ja) | 自動値付機 | |
| JPH0357017A (ja) | 図形データ再表示の高速描画方法 | |
| JPS62186289A (ja) | 表示制御装置 | |
| JPS6175914A (ja) | デ−タ入力方式 | |
| JPH10283358A (ja) | 言語情報出力装置 | |
| JPS63266512A (ja) | キ−ボ−ドデイスプレイ装置 | |
| JPH04178722A (ja) | 画面遷移表示装置 | |
| JPS62145282A (ja) | 文字表示制御方式 | |
| JPH06214956A (ja) | 乱数発生装置 | |
| JPH0497392A (ja) | データ処理装置 | |
| JPS62229361A (ja) | 文字処理装置 | |
| JPH09258704A (ja) | Ｌｃｄ表示制御回路 | |
| JPS5860390U (ja) | 電子カウンタ− | |
| JPS63147415A (ja) | ジヤ−炊飯器 | |
| JPH09127921A (ja) | 表示ボードシステム及びその制御方法 | |
| JPS60159308U (ja) | 単位変換機能付小型電子機器 | |
| JPH0554762B2 (ja) | ||
| JPH06202701A (ja) | 制御目標値設定器 |