JPS59168772A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS59168772A JPS59168772A JP58044824A JP4482483A JPS59168772A JP S59168772 A JPS59168772 A JP S59168772A JP 58044824 A JP58044824 A JP 58044824A JP 4482483 A JP4482483 A JP 4482483A JP S59168772 A JPS59168772 A JP S59168772A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- switching element
- light receiving
- input terminal
- stray capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばファクシミリ用送信原稿と同一サイ
ズに複数個のセンサを配列し、原稿上の画情報を読取る
光電変換装置に関するものである。
ズに複数個のセンサを配列し、原稿上の画情報を読取る
光電変換装置に関するものである。
従来この種の装置としてＭＯＳフォトダイオードアレイ
％’ ｔ：ｃＤ（電荷結合素子〕およびＢＢＤ （パケ
ットブリゲート素子）等のＳｉフォトダイオード或はフ
ォトトランジスタを用いた自己走査形イメージセンサが
ある。然しながら、これらの素子はモノシリツクＩＣ技
術により製造されているため素子自体の大きさは小さく
、光学レンズにより原稿上の画像をセンサ上に縮小結像
させる必要がある。
％’ ｔ：ｃＤ（電荷結合素子〕およびＢＢＤ （パケ
ットブリゲート素子）等のＳｉフォトダイオード或はフ
ォトトランジスタを用いた自己走査形イメージセンサが
ある。然しながら、これらの素子はモノシリツクＩＣ技
術により製造されているため素子自体の大きさは小さく
、光学レンズにより原稿上の画像をセンサ上に縮小結像
させる必要がある。
このため、装置の／Ｊ％型化が困難であるという欠点を
有する。
有する。
最近、上記の欠点を補う方法として、ＣｄＳなどの光導
電性薄膜やアモー７アスシリコン薄膜ヲ用いて原稿と同
一サイズのセンサを形成し、導光系にロッドレンズアレ
イを用いて読取系の小型化を図る試みがある。
電性薄膜やアモー７アスシリコン薄膜ヲ用いて原稿と同
一サイズのセンサを形成し、導光系にロッドレンズアレ
イを用いて読取系の小型化を図る試みがある。
第１ぼ祉ガラス基板上にＣｄＳ等の光導電素子を直線上
に配列し、各党２４電素子毎に名インチ、ング素子を匍
えた長尺センサの等価回路を示す。図において（１−１
） 、 （１−２）、・・、（１−Ｎ）は光導電素子抵
抗Ｒ１（２−１） 、 （２−２）、・・・、 （２−
Ｎ）は光導電素子の容ｇ ｃａ、（８−１） 、 （８
−２） 、−、（８−Ｎ）はオン抵抗ｒｏｎを有するス
イッチング素子、（４）は各スイッチング素子容量およ
びビデオラインの浮遊容量の総和Ｃ１（５）は直流電源
Ｅ、（６）は負荷抵抗ＲＬ、（７）はスイッチング素子
アレイ、（８）は充電変換出力端子である。
に配列し、各党２４電素子毎に名インチ、ング素子を匍
えた長尺センサの等価回路を示す。図において（１−１
） 、 （１−２）、・・、（１−Ｎ）は光導電素子抵
抗Ｒ１（２−１） 、 （２−２）、・・・、 （２−
Ｎ）は光導電素子の容ｇ ｃａ、（８−１） 、 （８
−２） 、−、（８−Ｎ）はオン抵抗ｒｏｎを有するス
イッチング素子、（４）は各スイッチング素子容量およ
びビデオラインの浮遊容量の総和Ｃ１（５）は直流電源
Ｅ、（６）は負荷抵抗ＲＬ、（７）はスイッチング素子
アレイ、（８）は充電変換出力端子である。
次に動作について説明する。外部の走査回路からのアド
レス信号（図示せず）によって任意のスイッチング素子
（ここでは最初のスイッチング素子（８−１））’ｒオ
ンした場合を例にとシ説明する。
レス信号（図示せず）によって任意のスイッチング素子
（ここでは最初のスイッチング素子（８−１））’ｒオ
ンした場合を例にとシ説明する。
スイッチング素子（８−１）２オンすると、直流電源Ｅ
（５）から光導電素子容量Ｃｄ （２−１）、２よひ浮
遊容ｔ Ｃ（４） を充電し、スイッチング素子（８−
１）のオン抵抗ｒｏｎおよび負荷抵抗ＲＬ（６）を光導
電素子抵抗Ｒ（１−１）よシ充分小さくすると、負荷抵
抗ＲＬ （６）には光導電素子（１−１）への光照度に
応じた光電流が流れるので、光導電素子（１−１）の光
照度に比例した信号を充電変換出力端子（８）に得るこ
とができる。他のスイッチング素子を選択した場合も同
一の動作を得ることができる。
（５）から光導電素子容量Ｃｄ （２−１）、２よひ浮
遊容ｔ Ｃ（４） を充電し、スイッチング素子（８−
１）のオン抵抗ｒｏｎおよび負荷抵抗ＲＬ（６）を光導
電素子抵抗Ｒ（１−１）よシ充分小さくすると、負荷抵
抗ＲＬ （６）には光導電素子（１−１）への光照度に
応じた光電流が流れるので、光導電素子（１−１）の光
照度に比例した信号を充電変換出力端子（８）に得るこ
とができる。他のスイッチング素子を選択した場合も同
一の動作を得ることができる。
従来の光電変換装置は以上のように構成されているので
、光電変換出力レベルを太きくしようとすると負荷抵抗
Ｒ・Ｌ（６１に＝太きくしなければならない。
、光電変換出力レベルを太きくしようとすると負荷抵抗
Ｒ・Ｌ（６１に＝太きくしなければならない。
−万応答速度の点から考えると第２図に示す特定のスイ
ッチング素子選択時の等価回路かられかる様に光電変換
出力波形の時定数は浮遊容量Ｃおよび負荷抵抗Ｒ，Ｌで
決まる（Ｃ＞＞Ｃｄ）。例えばＣ１１００ＰＦ、凡Ｌ
’ｉ １００ＫΩと仮定すると時定数は１０μｓのオー
ダにな）高速のＦＡＸ 、 ＯＣＲに対して満足できる
性能が得られない。
ッチング素子選択時の等価回路かられかる様に光電変換
出力波形の時定数は浮遊容量Ｃおよび負荷抵抗Ｒ，Ｌで
決まる（Ｃ＞＞Ｃｄ）。例えばＣ１１００ＰＦ、凡Ｌ
’ｉ １００ＫΩと仮定すると時定数は１０μｓのオー
ダにな）高速のＦＡＸ 、 ＯＣＲに対して満足できる
性能が得られない。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、負荷抵抗１’Ｌ （６）の代夛に
信号増幅Ｒｇを用いると共に浮遊容量ｃ（４）の応答特
性への影響を軽減する手段をＡ備することによシ尚速応
答でかつ大きな光電変換出力を得ることのできる光電変
換装置を提供することを目的としている。。
めになされたもので、負荷抵抗１’Ｌ （６）の代夛に
信号増幅Ｒｇを用いると共に浮遊容量ｃ（４）の応答特
性への影響を軽減する手段をＡ備することによシ尚速応
答でかつ大きな光電変換出力を得ることのできる光電変
換装置を提供することを目的としている。。
以下、この発明の一実施例を図について説明する。第８
図において、（１−１）、（１−２） 、・・・、、（
１−Ｎ）は光２４電素子の抵抗、（２−１） 、 （２
−２） 、・・、（２＝Ｎ）は光導電素子容量Ｃｄ、（
８−オン、（８−２）、・・・、（ＥＪ−Ｎ）は各党導
電素子毎に付けられたスイッチング素子、（５）は直流
電源Ｅ１（７）は薄膜トランジスタの如きスイッチング
素子アレイ、（８）は光電変換出力端子、（９−１）
、 （９−２，） 、・・、 （９−Ｎ）はスイッチン
グ素子容量、Ｑ（Ｉはビデオラインの浮遊答敏、（ロ）
は子インチＳ％（２）はフィードバック抵抗ＲｆＱａを
もつ演算増幅器であシ、そのプラス側入力端子は接地さ
れておシ、マイナス側入力端子は上記スイッチング素子
（８−１） 、 （８−２） 、・−、（８−Ｎ） 、
浮遊ｇｆｔｏ［１％＄−！ヒスイッチＳαυに接続され
ている。
図において、（１−１）、（１−２） 、・・・、、（
１−Ｎ）は光２４電素子の抵抗、（２−１） 、 （２
−２） 、・・、（２＝Ｎ）は光導電素子容量Ｃｄ、（
８−オン、（８−２）、・・・、（ＥＪ−Ｎ）は各党導
電素子毎に付けられたスイッチング素子、（５）は直流
電源Ｅ１（７）は薄膜トランジスタの如きスイッチング
素子アレイ、（８）は光電変換出力端子、（９−１）
、 （９−２，） 、・・、 （９−Ｎ）はスイッチン
グ素子容量、Ｑ（Ｉはビデオラインの浮遊答敏、（ロ）
は子インチＳ％（２）はフィードバック抵抗ＲｆＱａを
もつ演算増幅器であシ、そのプラス側入力端子は接地さ
れておシ、マイナス側入力端子は上記スイッチング素子
（８−１） 、 （８−２） 、・−、（８−Ｎ） 、
浮遊ｇｆｔｏ［１％＄−！ヒスイッチＳαυに接続され
ている。
次に上記発明の動作について第４図に示すタイミング図
を用いて説明する。スイッチング素子（８−１３、（８
−２） 、・・・、（８−Ｎ）を順次選択していくので
あるが、このとき第４図に示すｊイミングでスイッチｓ
ａｖ’ｉ、、オン・オフする。ここでは最初のスイッチ
ング素子（８−１）ｉ選択しオンした場合を例にとり説
明する。第４図に示す如くスイッチング素子（８−１）
’！ｚオンすると同時に、そのオン期間の始めの期間
（光導電素子容量（２−１）が電源電圧まで充電式れ、
スイッチング容量（９−１）および配線容量Ｃ（ＬＱが
充分放電するＴの間）だけスイッチＳ（ロ）もオンする
。光導電素子容量（２−１）の充電、スイッチング素子
容量（９−１）およびビデオラインの容量Ｃ顛の放電は
スイッチＳ（ロ）のオン抵抗は通常十分小さい値である
ので瞬時に終る。Ｔ時間後スイッチＳＣＩυをオフし、
光２４電素子（１−１）の光照度に応じた光導電電流ｉ
をフィードバック抵抗Ｒｆ （Ｌｊ ｆｃもつ演算増幅
器（２）で検出する。演算増幅器＠のプラス側入力端子
は接地されているので、光電変換出力端（８）には（−
ｉ几ｆ）の出方電圧が得られる。他のスイッチング素子
を選択した場合も同一動作が得られる。
を用いて説明する。スイッチング素子（８−１３、（８
−２） 、・・・、（８−Ｎ）を順次選択していくので
あるが、このとき第４図に示すｊイミングでスイッチｓ
ａｖ’ｉ、、オン・オフする。ここでは最初のスイッチ
ング素子（８−１）ｉ選択しオンした場合を例にとり説
明する。第４図に示す如くスイッチング素子（８−１）
’！ｚオンすると同時に、そのオン期間の始めの期間
（光導電素子容量（２−１）が電源電圧まで充電式れ、
スイッチング容量（９−１）および配線容量Ｃ（ＬＱが
充分放電するＴの間）だけスイッチＳ（ロ）もオンする
。光導電素子容量（２−１）の充電、スイッチング素子
容量（９−１）およびビデオラインの容量Ｃ顛の放電は
スイッチＳ（ロ）のオン抵抗は通常十分小さい値である
ので瞬時に終る。Ｔ時間後スイッチＳＣＩυをオフし、
光２４電素子（１−１）の光照度に応じた光導電電流ｉ
をフィードバック抵抗Ｒｆ （Ｌｊ ｆｃもつ演算増幅
器（２）で検出する。演算増幅器＠のプラス側入力端子
は接地されているので、光電変換出力端（８）には（−
ｉ几ｆ）の出方電圧が得られる。他のスイッチング素子
を選択した場合も同一動作が得られる。
以上の動作説明で明らかなように、スイッチＳＱυがオ
ンの時はもちろん、スイッチＳαυがオフの時も第８図
に示す演算増幅器□□□の構成から演算増Ｉｌ！ｌ器の
マイナス側入力端子は常時接地電位に極めて近い電位に
固定されているため、スイッチング素子容量（９−１）
、 （９−２） 、・・・、（９−Ｎ）およびビデオ
ラインの浮遊容量ＣθＯのそれぞれの両端電位差はなく
、第１図で説明した従来、例の場合のように浮遊容倉成
分に起因する応答特性劣化を殆んど無視することができ
る。また光導電素子容量（２−１）。
ンの時はもちろん、スイッチＳαυがオフの時も第８図
に示す演算増幅器□□□の構成から演算増Ｉｌ！ｌ器の
マイナス側入力端子は常時接地電位に極めて近い電位に
固定されているため、スイッチング素子容量（９−１）
、 （９−２） 、・・・、（９−Ｎ）およびビデオ
ラインの浮遊容量ＣθＯのそれぞれの両端電位差はなく
、第１図で説明した従来、例の場合のように浮遊容倉成
分に起因する応答特性劣化を殆んど無視することができ
る。また光導電素子容量（２−１）。
（２−２，）、・・・、（２−Ｎ）の電源電圧による充
電も高速になされる。
電も高速になされる。
以上のように、この発明によれば、−次元配列された多
数の光導電素子と該光導電素子毎に例えば薄膜トランジ
スタで構成されたスイッチング素子を配置した大きな配
線浮遊容量をもつ光電変換装置において、容量成分の応
答特性劣化への影響をなくすために浮遊容量に蓄えられ
た電荷を放電させる手段と、出力端子と負の入力端子間
をこ負荷抵抗をもち、入力端子が一定電位に保ｔコれる
構成にした演算増幅器とを備え、上記放電出段をこよっ
て浮遊容量に蓄えられた電荷を放電させた後をこ上記演
算増幅器で光電変換出力端子るよう（こしｔコので抵抗
終端の負荷抵抗が応答時性およびイキ号レベルに大さく
影響する従来の検出系に比較して、高速駆動ができ、大
きな光電変換信号レベルを出ツゴする光電変換装置が得
られるという効果がある。
数の光導電素子と該光導電素子毎に例えば薄膜トランジ
スタで構成されたスイッチング素子を配置した大きな配
線浮遊容量をもつ光電変換装置において、容量成分の応
答特性劣化への影響をなくすために浮遊容量に蓄えられ
た電荷を放電させる手段と、出力端子と負の入力端子間
をこ負荷抵抗をもち、入力端子が一定電位に保ｔコれる
構成にした演算増幅器とを備え、上記放電出段をこよっ
て浮遊容量に蓄えられた電荷を放電させた後をこ上記演
算増幅器で光電変換出力端子るよう（こしｔコので抵抗
終端の負荷抵抗が応答時性およびイキ号レベルに大さく
影響する従来の検出系に比較して、高速駆動ができ、大
きな光電変換信号レベルを出ツゴする光電変換装置が得
られるという効果がある。
第１図は、多数の光導電素子が一次元配列きれ、該光導
電素子毎にスイッチング素子を備えた従来の光電変換装
置の等価回路図、第２図は第１図【こ２いて１素子選択
した場合の等価回路図、第８図は画素毎にスイッチング
素子を設け、両速駆動力にでさるようにしたこの発明の
一実ｖＶＡ１（ｉｌ−示す図、第４図はこの発明の動作
タイミングを示す図である。 １−１．１−２．・・・、１−Ｎ：＄導゛嵯素子、２−
１．２−２゜・・・、２−Ｎ：光４電素子容量、３−１
．８−２．・・・、８−Ｎニスイツチング素子、４ニス
イツチング素子谷鼠およびビデオライン浮遊容量の総和
、５：直流電源、６：負荷抵抗、７：スイッチング素子
アレイ、８：光電変換出力端子、９−１．９−２．・・
・、９−Ｎニスイツチング素子容量、１０：ビデオライ
ンの浮遊容量、１１：スイッチ、１２：演算増幅器、１
３：フィードバック抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 第１図 第２図
電素子毎にスイッチング素子を備えた従来の光電変換装
置の等価回路図、第２図は第１図【こ２いて１素子選択
した場合の等価回路図、第８図は画素毎にスイッチング
素子を設け、両速駆動力にでさるようにしたこの発明の
一実ｖＶＡ１（ｉｌ−示す図、第４図はこの発明の動作
タイミングを示す図である。 １−１．１−２．・・・、１−Ｎ：＄導゛嵯素子、２−
１．２−２゜・・・、２−Ｎ：光４電素子容量、３−１
．８−２．・・・、８−Ｎニスイツチング素子、４ニス
イツチング素子谷鼠およびビデオライン浮遊容量の総和
、５：直流電源、６：負荷抵抗、７：スイッチング素子
アレイ、８：光電変換出力端子、９−１．９−２．・・
・、９−Ｎニスイツチング素子容量、１０：ビデオライ
ンの浮遊容量、１１：スイッチ、１２：演算増幅器、１
３：フィードバック抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 第１図 第２図
Claims (3)
- （１）−次元配列された複数の受光素子と、上記受光素
子毎に設けられたスイッチング素子を備え、上記スイッ
チング素子を順次選択して、受光素子の光照度による抵
抗変化を外部電流変化として検量するものにおいて、入
力端子が常に一定電位Ｖ（接地電位を含む）に保たれる
手段を有し、選択された上記受光素子の光電変換信号を
得る信号増幅器と上記スイッチング素子に接続され、ス
イッチング素子および配線の浮遊容量に蓄えられた電荷
を放゛電させる放電手段とを設けたこ２を特徴とする光
電変換装置。 - （２）入力端子が常をと一定電位Ｖ（接地電位を含む）
に保たれる手段を有する信号増幅器が、正の入力端子に
上記一定電位Ｖ（接地電位を含む）を供給し、負の入力
端子と出力端子間に負荷抵抗を接続した構成の演算増幅
器である仁とを特徴とする特許請求の範囲第１項記載の
光電変換装置。 - （３）放電手段と信号増幅器とが上記放電手段による放
電期間後に受光素子の光電変換信号を上記信号増幅器に
よって得るように操作されることを特徴とする特許請求
の範囲第１項または第２項に記載の光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58044824A JPS59168772A (ja) | 1983-03-15 | 1983-03-15 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58044824A JPS59168772A (ja) | 1983-03-15 | 1983-03-15 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59168772A true JPS59168772A (ja) | 1984-09-22 |
Family
ID=12702197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58044824A Pending JPS59168772A (ja) | 1983-03-15 | 1983-03-15 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258861A2 (en) * | 1986-09-05 | 1988-03-09 | Kabushiki Kaisha Toshiba | Contact-type linear image sensor |
-
1983
- 1983-03-15 JP JP58044824A patent/JPS59168772A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258861A2 (en) * | 1986-09-05 | 1988-03-09 | Kabushiki Kaisha Toshiba | Contact-type linear image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08149376A (ja) | 固体撮像装置 | |
| JP3817294B2 (ja) | 固体撮像装置 | |
| US9635298B2 (en) | Comparator circuit, imaging apparatus using the same, and method of controlling comparator circuit | |
| GB2035746A (en) | Solid-state imaging apparatus | |
| JPH07283386A (ja) | 固体撮像装置及びその駆動方法 | |
| EP0630152B1 (en) | Photo-electric converter | |
| JP3798462B2 (ja) | 固体撮像装置 | |
| EP0352767A3 (en) | Solid-state image pickup device having shared output line for photoelectric conversion voltage | |
| US4763197A (en) | Charge detecting circuit | |
| JP3948433B2 (ja) | 固体撮像装置 | |
| JPS59168772A (ja) | 光電変換装置 | |
| JPH03163972A (ja) | 光電変換装置 | |
| US8179467B2 (en) | Analog-signal processing circuit for improving accuracy of arithmetic mean of signals | |
| JP3527911B2 (ja) | 光センサモニタ回路 | |
| EP0233020B1 (en) | Switch array apparatus for use in a photoelectric conversion device | |
| JPS59229966A (ja) | 光学読取装置 | |
| JPH1169231A (ja) | センサ出力読み出し回路 | |
| JP2002290980A (ja) | Ａ／ｄ変換器及びこのａ／ｄ変換器を備えた撮像装置 | |
| JPH09247353A (ja) | 電荷検出回路 | |
| JPS5883477A (ja) | 固体撮像素子の出力信号処理回路 | |
| JPH0961478A (ja) | 電荷検出回路 | |
| JP4173253B2 (ja) | 原稿読取装置およびその動作方法 | |
| JP2591346B2 (ja) | 画像読取装置 | |
| JPS6150362A (ja) | 光電変換装置 | |
| JPH0544864B2 (ja) |