JPS59168661A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS59168661A JPS59168661A JP58042550A JP4255083A JPS59168661A JP S59168661 A JPS59168661 A JP S59168661A JP 58042550 A JP58042550 A JP 58042550A JP 4255083 A JP4255083 A JP 4255083A JP S59168661 A JPS59168661 A JP S59168661A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polycrystalline silicon
- conductive polycrystalline
- thickness
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001947 vapour-phase growth Methods 0.000 abstract description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 1
- 239000004063 acid-resistant material Substances 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路の製造方法Ｃ関する。
例えば、シリコンゲー）ＭＯ８半導体集積回路に於いて
、熱酸化膜と８１ ｓ Ｎａ等の耐酸化性物質とからな
る絶縁膜をゲート絶縁膜とする第１０〕ゲート電極上に
第２の熱酸化膜を形成し、弓１き続き。
、熱酸化膜と８１ ｓ Ｎａ等の耐酸化性物質とからな
る絶縁膜をゲート絶縁膜とする第１０〕ゲート電極上に
第２の熱酸化膜を形成し、弓１き続き。
第２のゲート電極を前記第１のゲート電極Ｑ〕上音１及
び側面に形成する場合：二、前記耐酸イし性物質Ｑ〕側
面に形成される熱酸化膜が薄いために、前言己第１のゲ
ート電極と前記第２のゲート電極力；ショートしやすく
なり、歩留が期待出来ないという欠、ａを有していた。
び側面に形成する場合：二、前記耐酸イし性物質Ｑ〕側
面に形成される熱酸化膜が薄いために、前言己第１のゲ
ート電極と前記第２のゲート電極力；ショートしやすく
なり、歩留が期待出来ないという欠、ａを有していた。
不発明は、上記欠点を取り除く有効なる製造方法を枢供
することである。
することである。
本発明の特徴は、半導体集積回路Ｏ〕製造（＝於いて、
半導体基板上に第１の酸化膜、耐酸化性１１１Ｇ、導電
性多結晶シリコンを順次形成した後感光性樹脂を塗布し
１通常の写真食刻技術（二より前君己導１毬性多結晶シ
リコンを所望の形状にノシターンニングし１次に前記導
電性多結晶シリコンをマスク（二前記耐酸化性膜を過度
にエツチングし引き続き前記第１の酸化膜をエツチング
し前記多結晶シリコンのパターン周辺部をひさし状の形
状とした後に、前記半導体基板を酸化性雰囲気に於いて
第２の酸化膜を形成し、引きつづき導電性被膜を形成す
ることを含む半導体集積回路の製造方法にある。
半導体基板上に第１の酸化膜、耐酸化性１１１Ｇ、導電
性多結晶シリコンを順次形成した後感光性樹脂を塗布し
１通常の写真食刻技術（二より前君己導１毬性多結晶シ
リコンを所望の形状にノシターンニングし１次に前記導
電性多結晶シリコンをマスク（二前記耐酸化性膜を過度
にエツチングし引き続き前記第１の酸化膜をエツチング
し前記多結晶シリコンのパターン周辺部をひさし状の形
状とした後に、前記半導体基板を酸化性雰囲気に於いて
第２の酸化膜を形成し、引きつづき導電性被膜を形成す
ることを含む半導体集積回路の製造方法にある。
まず、従来の方法について説明する。
第１図に示されるように、まず半導体基板１上に、第１
の酸化膜２、耐酸化性物質３及び導電性多結晶シリコン
を順次形成し１通常の写真食刻技術を用いて、所望のパ
ターンが形成されるように感光性樹脂５を残置させる。
の酸化膜２、耐酸化性物質３及び導電性多結晶シリコン
を順次形成し１通常の写真食刻技術を用いて、所望のパ
ターンが形成されるように感光性樹脂５を残置させる。
次に第２図に示すように、パターニングされた感光性樹
脂５をマスクに前記導電性多結晶シリコン４、耐酸化性
物質３、第１の酸化膜２を順次エツチングした後、第３
図に示すように、前記半導体基板１を熱酸化することに
より、第２の酸化膜６を形成する。
脂５をマスクに前記導電性多結晶シリコン４、耐酸化性
物質３、第１の酸化膜２を順次エツチングした後、第３
図に示すように、前記半導体基板１を熱酸化することに
より、第２の酸化膜６を形成する。
最後に第４図に示すように一導電性被膜７を被着し、所
定のパターン（−形成する。
定のパターン（−形成する。
上記、従来法に依れば、第３図の８に示される個所、す
なわち耐酸化性物質の側面に形成される酸化膜が薄くな
るために導電性多結晶シリコン３と導Ｉ戴性被着７とが
、第３図の８の個所がセ気的にショートする可能性が高
くなり、そのため；二、期待される歩留が得られないと
いう欠点を有していた。
なわち耐酸化性物質の側面に形成される酸化膜が薄くな
るために導電性多結晶シリコン３と導Ｉ戴性被着７とが
、第３図の８の個所がセ気的にショートする可能性が高
くなり、そのため；二、期待される歩留が得られないと
いう欠点を有していた。
本発明は、上記従来法の欠点を補うべくなされたもので
、以下実施例に基づいて説明する。
、以下実施例に基づいて説明する。
まず、半導体基板１上に、第１の酸化膜を熱酸化により
１００〜２００大形成し、引つづき、気相成長により、
耐酸化性物質３を２００〜４００Ｘ被着し、引きつづき
、気相成長により導電性多結晶シリコンを４０００〜６
０００ Ｊｙ被着し、通常の写真食刻技術により感光性
樹脂５を所望の形状となるよう残置させる。
１００〜２００大形成し、引つづき、気相成長により、
耐酸化性物質３を２００〜４００Ｘ被着し、引きつづき
、気相成長により導電性多結晶シリコンを４０００〜６
０００ Ｊｙ被着し、通常の写真食刻技術により感光性
樹脂５を所望の形状となるよう残置させる。
次に、バターニングされた感光性樹脂をマスクに、導電
性多結晶シリコン４をエツチングし、前記感光性樹脂５
を除去した後、バター二２ングさゎまた前記導電性多結
晶シリコン４をマスクに、前記耐酸化性物質３を、その
膜厚の２〜３倍リン酸系の液でオーバエッチさせ引き続
き、第１の酸化１１Ｋを７ツ酸系の液で前記耐酸化性物
質３のオーバエッヂ分だけオーバエッチし２、第５図に
示される形状が得られる。
性多結晶シリコン４をエツチングし、前記感光性樹脂５
を除去した後、バター二２ングさゎまた前記導電性多結
晶シリコン４をマスクに、前記耐酸化性物質３を、その
膜厚の２〜３倍リン酸系の液でオーバエッチさせ引き続
き、第１の酸化１１Ｋを７ツ酸系の液で前記耐酸化性物
質３のオーバエッヂ分だけオーバエッチし２、第５図に
示される形状が得られる。
次に、第６図に示されるように、前記半導体基板１を５
００〜６００人熱酸化することにより、第２の酸化膜６
を形成する。この工程を経ること（二より、第５図に示
これる。導電性多結晶シリコン４のパターン周辺の空洞
９が前記酸化膜６の形成の際Ｃ二、第６図の１０に示さ
れるように全て酸化膜１０で埋められるために、前記導
電性多結晶シリコン４の側面下部に於ける局部的な酸化
膜厚の減小が防止出来、従来法の欠点ときれていた、第
００〜６００人熱酸化することにより、第２の酸化膜６
を形成する。この工程を経ること（二より、第５図に示
これる。導電性多結晶シリコン４のパターン周辺の空洞
９が前記酸化膜６の形成の際Ｃ二、第６図の１０に示さ
れるように全て酸化膜１０で埋められるために、前記導
電性多結晶シリコン４の側面下部に於ける局部的な酸化
膜厚の減小が防止出来、従来法の欠点ときれていた、第
第１図乃至第４図は従来技術を示す断面図であり、第５
図乃至第７図は本発明の実施例を示す断面図である。 １・・・・・・半導体基板、２・・・・・・第１の酸化
膜、３・・・・・・耐酸化性物質、４・・・・・・導電
性多結晶シリコン、５・・・・・・感光性樹脂、６・・
・・・・第２の酸化膜、７・・・・・・導電性被膜、８
・・・・・・第１の酸化膜の膜厚の局部的に薄い部分、
９・・・・・・導電性多結晶シリコン下部の空洞、１０
・・・・・・導電性多結晶シリコン下部Ｃ二形成される
第２の酸化膜。
図乃至第７図は本発明の実施例を示す断面図である。 １・・・・・・半導体基板、２・・・・・・第１の酸化
膜、３・・・・・・耐酸化性物質、４・・・・・・導電
性多結晶シリコン、５・・・・・・感光性樹脂、６・・
・・・・第２の酸化膜、７・・・・・・導電性被膜、８
・・・・・・第１の酸化膜の膜厚の局部的に薄い部分、
９・・・・・・導電性多結晶シリコン下部の空洞、１０
・・・・・・導電性多結晶シリコン下部Ｃ二形成される
第２の酸化膜。
Claims (1)
- 【特許請求の範囲】 半導体基板上に第１の酸化膜、耐酸化性膜、導電性多結
晶シリコンを順次形成した後感光性樹脂を塗布し、通常
の写真食刻技術により前記導電性多結晶シリコンを所望
の形状にパターン周辺部し。 次に前記導電性多結晶シリコンをマスクに前記耐酸化性
膜を過度にエツチングし引き続き前記第１の酸化膜をエ
ツチングし前記多結晶シリコンのパターン周辺部をひさ
し状の形状とした後に、前記半導体基板を酸化性雰囲気
に於いて第２の酸化膜を形成し、引きつづき導電性被膜
を形成することを含むことを特徴とする半導体集積回路
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042550A JPS59168661A (ja) | 1983-03-15 | 1983-03-15 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042550A JPS59168661A (ja) | 1983-03-15 | 1983-03-15 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59168661A true JPS59168661A (ja) | 1984-09-22 |
Family
ID=12639159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58042550A Pending JPS59168661A (ja) | 1983-03-15 | 1983-03-15 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168661A (ja) |
-
1983
- 1983-03-15 JP JP58042550A patent/JPS59168661A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS59168661A (ja) | 半導体集積回路の製造方法 | |
| JPS5836497B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS5823745B2 (ja) | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ | |
| JPS61210661A (ja) | 半導体装置の製造方法 | |
| JPS5982723A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6057940A (ja) | 半導体装置の製造方法 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPS58103154A (ja) | 多結晶シリコン層間絶縁膜形成方法 | |
| JPS643068B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62172722A (ja) | コンタクト穴の形成法 | |
| JPS63117468A (ja) | 半導体装置の製造方法 | |
| JPH03123030A (ja) | 半導体装置及びその製造方法 | |
| JPH01286330A (ja) | 半導体装置の製造方法 | |
| JPH0342705B2 (ja) | ||
| JPS5867069A (ja) | 半導体装置の製造方法 | |
| JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
| JPS60240141A (ja) | 半導体装置の製造方法 | |
| JPS6237967A (ja) | 半導体装置の製造方法 | |
| JPS5823939B2 (ja) | 集積回路製造法 | |
| JPS61222158A (ja) | 半導体装置の製造方法 |