JPS5916337A - 半導体保護膜の形成方法 - Google Patents

半導体保護膜の形成方法

Info

Publication number
JPS5916337A
JPS5916337A JP12477882A JP12477882A JPS5916337A JP S5916337 A JPS5916337 A JP S5916337A JP 12477882 A JP12477882 A JP 12477882A JP 12477882 A JP12477882 A JP 12477882A JP S5916337 A JPS5916337 A JP S5916337A
Authority
JP
Japan
Prior art keywords
gas
semiconductor
protection film
semiconductor wafer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12477882A
Other languages
English (en)
Inventor
Toshio Yonezawa
敏夫 米沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP12477882A priority Critical patent/JPS5916337A/ja
Publication of JPS5916337A publication Critical patent/JPS5916337A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体素子の保護膜として使用される誘電膜
の形成方法に関する。
〔発明の技術的背景〕
半導体素子の週造過程においては、シリコン（Ｓｌ）基
板表面又は配線後のウェハ表面に２酸化珪素（Ｓｔ（ｈ
）　、リンシリケートガラス（ＰＳＧ：ｐｈｏＢｐｈ□
　−３１１ｉｃａｔｅ　ｇｌａｓｓ　）等の保護膜を化
学気相成長法（ＣＶＤ　：　ｃｈｅｍｉｃａｌ’　ｖａ
ｐｏｕｒ　ｄｅ−ｆｌＯ８ｉｔｌ□ｎ）、プラズマデポ
ジション法等により形成し、半導体表面の心気的特性を
安定化させ、外部雰囲気の影響から素子を保護する、い
わゆるパッジ１ペーシヨンが行われる。ここでは、最も
広く行われているＣＶＤ法について説明する。
この方法は第１図に示すように、石英製の容器１中に石
英板堰のサセプタ２の上に載せたウェハ内に供給し、常
圧又は減圧下で膜を形成させるものである。
反応ガスとしてはモノシラン（ＳｉＨ４）及び酸素（０
りであり、反応が急激に進まないようにするためのキャ
リヤガスとして窒素（Ｎ２）が用いられる。
この際の反応は ５ｊＨ４＋　Ｏｘ　　→　５ＩＯ２＋　２Ｈｚのように
なり、８１０！膜が形成される。
ＰＳＧ膜を成長させるには上記ガスにドーピングガスと
１−でホスフィン（Ｐｕｓ）ｌｙ：混入して反応させれ
ばよく ２ＰＨｓ　＋　４０！　　→　Ｐ２Ｏ５＋３Ｈ２０のよ
うに反応が進んでＰＳＧ膜が形成される。
〔背景技術の問題点〕
ところが、このようにＣＶＤ法で形成した膜には組成物
質の元素毎の原子数の割合が理論上の値と異なることが
ある。例えば窒化珪素（Ｓｉ３Ｎ４）においては珪素の
原子数は窒素の原子数に対し理論上３：４すなわち０．
７５の比率になっていなければならないが、実際には０
．７３とか０，７７程度の値を示すことがある。これｔ
ユ膜の形成過程で各原子の結合分枝のすべてに原子が結
合していなかったり、過剰に原子が巻き適寸れた状態の
ために起る現象である。このような状態では、遊離電子
が不結合分枝に捕捉されることにより比抵抗値を低下さ
せ、捷た不結合分枝にナトリウムＮａ、カルシウムｃａ
　％炭素Ｃ５カリウムに等の有害原子が結合し、リーク
電流の発生や雑音の原因になって素子の信頼性を低下さ
せる他、歩留りの低下も引き起すという問題がある。
〔発明の目的〕
このため、本発明は、組成や結合状態が完全に近く、不
結合分枝や有害不純物を含１ない良質の半導体保護膜の
形成方法を提供することを目的とする。
〔発明の概要〕
本発明は、高真空下の清浄雰囲気中で保護膜形成用ガス
を供給しながら高エネルギーの電子をこの気体に照射し
、気体分子線として半導体ウェハに導き保護膜を形成さ
せるもので、良質かつ均一な膜厚を持つ保護膜の形成を
可能にするものであるｎ 〔発明の実施例〕 以下、本発明の一実施例につき詳細に説明する。
分子線とは、気体分子線ともいい、真空中士気体を供給
した状態で高エネルギーを持つ電子線を電子銃から照射
して気体分子ヲ゛屈子のエネルギーにより分離すると共
に被加工物に対して分子状態で気体中の物質全移動させ
るものであり、分子線により物質を付着させるのは、一
種の真空蒸着技術に属する。
第２図は本発明にがかる誘習膜形成法を示す説明図であ
って、分子線保護膜形成装置１０の中央部には回転式の
基板ホルダ１１が設けられ、ここに保護膜を形成すべき
半導体ウェハ１２を置いた鏝、ゲートパルプ１８を閉じ
て分子、線保護膜形成装置ＩＯ内を１０−６朋珈以下の
高真空にする。蒸発源ボート１３には保護膜形成に必要
な物質を入れておけば蒸発により気体が発生する。そこ
でイオンゲージ１７により真空度が十分に上ったここと
が確認された後、図示しない基板ヒータ電源を投入して
半導体ウェハ１２を２００〜３００°Ｃに加熱し、基板
ホルダ１２を回転させる。その後セルシャッタ１４及び
基板シャッタ１５を開けば蒸発源ボート１３より気体が
基板ボルダ１１に支えられた半導体ウエノ・１２に向っ
て流れる。半導体ホルダを陰極として電子銃の一種であ
るＨＥＥＤ　　（Ｈｉｇｈ　ＥｎｅｒｇｙＥｌｅｃｔｒ
ｏｎ　Ｄｅｆｕｓｅｒ）銃１６から高エネルギーの電子
を気体に向けて放出すれば、気体は電子の作用により電
離し、分子状態で半導体ウェハ上に堆積する。この際、
気体として特定のものを用いれば保護膜として各種の物
質を形成させることができる。
例えばモノシラン（ＳｉＨ４）及び酸素（Ｏｌ）の混合
ガス又はジクロルシラン（Ｓ　ｉ　ＨｓＣ４）及び酸素
（０宜）の混合ガスを使用すれば２酸化珪素（５ＩＯｘ
　）の保護膜ができ、モノシラン（ＳｉＨ４）　、アン
モニア（ＮＨｓ）及び酸素（０りの混合ガス又はジクロ
ルシラン（Ｓ　ｔＨ！　Ｃ／！ｚ　）　、アンモニア（
ＮＨｘ）及び酸素（０りの混合ガスを使用すれば窒化珪
素（５ｉｓＮ４）の保祷膜ができ、トリメチルアルミニ
ウム〔（４）ａ）、ＡＪ、）と酸素（０２）の混合ガス
を使用すれば酸イヒアルミニウム（ＡｊｈＯ３）の保護
膜ができ、モノシラン・（ＳｉＨ４）ホスフィン（ＰＨ
ｓ）及び酸素（０２）の混合ガスを１吏用すればリンシ
リケートガラス（ＰＳＧ　）の保護１莫力；でき、モノ
シラン（３ｉＨ４）　、ジボラン゛　（Ｂ２Ｈ６）及び
酸素（０２）の混合ガスを使用すればホウ素シ１ノケー
トガラス（ＢＳＧ）の保護膜−／）玉でき、モノシラン
′（ＳｉＨ４）　、ジボラン′（８重Ｈ６）、ホスフィ
ン′（ＰＩ（１）及び酸素（０２）の混合ガスを使用す
れば１ノン′ホウ素シリケートガラス（ＢＰＳＧ　）の
保護膜カニでき、モノシラン（ＳｉＨ４）、ホスフィン
゛（ＰＨｓ）−アルシン′（Ａ−ＩＨｓ　）及び酸素（
０２）の混合ガスを１重用すればリンヒ素ガラスの保護
膜ができ、モノシラン（ＳｉＨ４）及びメタン（ＣＨ４
）若しくけエタン′（ＣｄＬ）の混合ガスを使用すれば
炭化珪素（ＳｉＣ）のイ呆護Ｐ１％？形成することがで
きる。な卦膜厚は任意に選択できるが、通常１０００Ａ
程度とする。
これらの保護膜形成の様子に、のぞき窓１９を７拍して
観察される０ また装置内の真空度は膜を成長させろため１ｆ−ｅｄｌ
ｏ−６ないし１０−６朋Ｈｇ程度の真空度でよいが、膜
質を向上させるためには１０−＠ｍｍＨｇ以上の超高真
空状態にすることが望ましい。
第３図は本発明を適用して単純々ダイオード部の上に保
護膜を形成した例を示し、絶縁膜２）及び電極２２の上
に保護膜ハが形成されている。
このダイオードにおけるリーク電流を従来のＣＶＤ法に
より８１０！保護膜を形成したものと比較した結果を第
４図に示す。これによりリーク電流は従来のＣＶ　Ｄ　
−ＳＳＯ＊保機膜よりも１術以上少なく、そのばらつき
も小さいことがわかる。
第５図は保護膜の形成に本発明を適用したＭＮＯＳ　　
（Ｍｅｔａｌ−ｎｌｔｒｌｄｅ゛＝ｏＸｌｄｅ−ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）形のＭＯＳトランジスタであっ
て、２４は金属電極、５は本発明により形成した窒化珪
素（３ｉ３　Ｎ４　）膜、２６は本発明により形成した
２酸化珪素（ｓｈｏｗ）膜、２７はｎ形シリコン半導体
である。このような構成のＭＯＳ）ランジスタに１５０
８Ｃの温度と正負の直流バイアスをかけて一定時間放置
する。いわゆるＢＴ（Ｂｉａｓ　ａｎｄ　ｔｅｍｐｅｒ
ａｔｕｒｅ）テストを行った後のしきい値遜圧ｖｔｈの
変動幅は、従来プロセスの場合には約±１０％であった
のが本発明によるプロセスの場合には約±１ないし２チ
程度になり著しい向上が見られた。
さらに、第６図に示す直径１００　ｍｍのウェハに本発
明による望化珪素（ＳｌａＮ４）膜を形成し、図示のＸ
点における膜厚を測定したところ、従来プロセスでは±
５チ程度のばらつきがあったのが、本発明全適用した場
合には±１チ以下のばらつきを示した。
なお、分子線を使用する技術としては、結晶成長技術と
しての分子線エピタキシー技術が知られているが、本発
明にかかる保護膜の形成法とは、使用する気体が異なり
、壕だ形成された膜を半導体の動作領域として使用しな
い点で異っているものである。
〔発明の効果〕
本発明にかかる高真空容器内において加熱した半導体ウ
ェハに気体を供給すると共に商工゛ネルギーの電子をこ
の気体に照射し、気体分子線とじて半導体ウェハに導く
ことにより保護物質を半導体ウェハ上に堆積させる半導
体保護膜の形成方法を用いれば原理上不結合分枝の発生
が少なく、また清浄雰囲気中で膜形成が行われるために
不純物を含有することが少ない良質の保護膜を大面積に
わたって均一な膜厚で形成することができる。また比較
的低温で保護膜を形成することができるほか、形成速度
を遅くできるため、ウェハに対するストレスが少なく、
膜の組成に対する制御性が良い。
さらにその場で観察しながら保護膜Ｊヒ成を行うことが
できるので、不良発生率を低減させることができる。
【図面の簡単な説明】
第１図は従来のＣＶＤ法による半導体保護膜形成法を示
す説明図、第２図は本発明にかかる半導体保護膜形成法
を示す説明図、第３図にダイオード部に本発明を適用し
て保護膜を形成したものを示す説明図、第４図はダイオ
ードのリーク電流を本発明適用品者従来品につき比較し
たグラフ、第５図はＭＮＯ８構造のＭＯＳ）ランジスタ
に本発明を適用した例を示す説明図、第６図はウェハ内
の膜厚測定を示す説明図である。 】■・・・基板ホルダ、１２・・・ウェハ、１３・・・
蒸発源ポート、１６・・・ＨＰＪＥＤ銃、１７・・・イ
オンゲージ、１８・・・ゲートパルプ、ハ・・・保護膜
。 出願人代理人　　　猪　　股　　　　　清第１図 第２図 第３園

Claims (1)

  1. 【特許請求の範囲】 １、高真空容器内において、加熱した半導体ウェハに気
    体を供給すると共に、高エネルギーの亀子を前記気体に
    対１７て照射し、前記気体を気体分子線として前記半導
    体ウエノ・に対して休〈ことにより保護物質を半導体ウ
    ェハ上に堆積させることを特徴とする半導体保護膜の形
    成方法。 ２、気体がモノシラン（ＳｉＨ４）及び酸素（０２）の
    混合ガスであり、保護物質が２酸化珪素（ＳｉＯ２）で
    ある特許請求の範囲第１項記載の半導体保護膜の形成方
    法。 ３気体がジクロルシラン（Ｓｉ　Ｈ２Ｃｅ２）及び酸素
    （０２）の混合ガスであり、１呆護物質が２酸化珪素（
    Ｓ１０２）である特許請求の範囲第１項記１成の半導体
    保護膜の形成方法。 ４、気体がモノシラン（ＳｉＨ４）　、アンモニア（Ｎ
    Ｈｓ３及び酸素（０２）の混合ガスであり、保護物質が
    窒化珪素（Ｓ　１ｓＮ４）である特許請求の範囲第１項
    記載の半導体保護膜の形成方法。 ５、気１本がジクロルシラン′（ＳｉＨ；Ｃ４ｔ）　、
    アンモニア（ＮＨｓ）及び酸素（０２）の混合ガスであ
    り、保護物質が窒化珪素（５ｉｓＮ４）である特許請求
    の範囲第１項記載の半導体保護膜の形成方法。 ６気体がトリメチルアルミニウム（Ｃ（ＣＨ３）、　Ａ
    ／］、　）及びＩ′４に素（０２）の混合ガスであり、
    保護物質が酸化アルミニウム（Ａ　４０３　）である特
    許請求の範囲第１項記載の半導体保護膜の形成方法。 ７気体がモノシラン（ＳｉＨ４）　、ホスフィ〉・（Ｐ
    Ｈ３）及び酸素（０２）の混合ガスであり、保護物質が
    リンシリケートガラス（ＰＳＧ）である特許請求の範囲
    第１項記載の半導体保護膜の形成方法−８、気体がモノ
    シラン（ＳｉＨ＜）−ジボラン（Ｂ２Ｈｇ）及び酸素（
    ０２）の混合ガスであり、保護物質がホウ末シリケート
    ガラスである特許請求の範囲第１項記載の半導体保護膜
    の形成方法。 ９　気体がモノシラン（ＳｉＨｎ）　、ジボラン（Ｂ２
    Ｈｇ）、ホスフィン（ＰＨ３）及び酸素（０２）の混合
    ガスであり、保護物質がリンホウ素シリケートガラス（
    ＵＰＳＧ　）である特ｆＦ　Ｎ求の範囲第１項記載の半
    導体保護膜の形成方法− １（Ｌ　　気イ木がモノシラン′（ＳｉＦｌ）　、ホス
    フィン’（ＰＨ３）アルシン（Ａｓ）＋３　）及び酸素
    （０２）の混合ガスであり、１呆護”ＩＩＪ質がリンヒ
    素ガラスである特許請求の範囲第１項記載の半導体保護
    膜の１げ成力法。 ＩＬ電気体モノシラン　（ＳｉＨ４）及びメタン（ＣＨ
    ４）の混合ガスであり、保護物質が炭化珪素（ＳｉＣ）
    である特許請求の範囲第１項記トシの半導休作１穫膜の
    形成方法− １２、気体がモノシラン（ＳｉＨ４）及びエタン（Ｃｚ
    ＩＩ＠）の混合ガスであり、保護物質が炭化珪素Ｈｃ）
    である′１＋ｊ許１清求の範囲第１項吊・成の半導体保
    護１莫の形成方法、 ＋３．半導体ウェハが珪素でなること奢特漱と−１〜ろ
    特７Ｆ　ｒ’ｒ４求の・屯囲第１項記戦の半導体保護１
    莫の形成方法−
JP12477882A 1982-07-17 1982-07-17 半導体保護膜の形成方法 Pending JPS5916337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12477882A JPS5916337A (ja) 1982-07-17 1982-07-17 半導体保護膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12477882A JPS5916337A (ja) 1982-07-17 1982-07-17 半導体保護膜の形成方法

Publications (1)

Publication Number Publication Date
JPS5916337A true JPS5916337A (ja) 1984-01-27

Family

ID=14893876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12477882A Pending JPS5916337A (ja) 1982-07-17 1982-07-17 半導体保護膜の形成方法

Country Status (1)

Country Link
JP (1) JPS5916337A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245137A (ja) * 1984-05-21 1985-12-04 Toshiba Corp 半導体デバイス
JPS6181630A (ja) * 1984-06-28 1986-04-25 Toshiba Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245137A (ja) * 1984-05-21 1985-12-04 Toshiba Corp 半導体デバイス
JPS6181630A (ja) * 1984-06-28 1986-04-25 Toshiba Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US5214002A (en) Process for depositing a thermal CVD film of Si or Ge using a hydrogen post-treatment step and an optional hydrogen pre-treatment step
US5045346A (en) Method of depositing fluorinated silicon nitride
JPH06333857A (ja) 成膜装置および成膜方法
JPS5916337A (ja) 半導体保護膜の形成方法
KR900007050B1 (ko) 반도체 장치의 제조방법
JPS5982732A (ja) 半導体装置の製造方法
JPH04111362A (ja) 薄膜トランジスタとその製造方法
JPH03139824A (ja) 半導体薄膜の堆積方法
JP3084395B2 (ja) 半導体薄膜の堆積方法
JPS5965479A (ja) 薄膜トランジスタとその製造方法
JPS634454B2 (ja)
JPS60211847A (ja) 絶縁膜の形成方法
JP3189400B2 (ja) 多結晶シリコン膜の形成方法
JP2500411B2 (ja) シリコン系化合物膜の形成方法
JPS6343330A (ja) 窒化ケイ素薄膜形成用プラズマｃｖｄ装置
JPH02102534A (ja) 半導体装置の形成方法
JP2521952B2 (ja) 半導体化炭素薄膜の製造方法
JPH05251347A (ja) 成膜方法
JPH01125921A (ja) 半導体化炭素薄膜の製造方法
JPH01212444A (ja) ガラス薄膜の製造方法
JPS6052579A (ja) 光学的窒化膜形成装置
JPH02194529A (ja) 薄膜形成方法およびその装置
JPS61159724A (ja) 薄膜形成方法
JPH04219924A (ja) 半導体結晶成長方法
JPS62136814A (ja) エピタキシヤル膜の成長方法