JPS59160186A - Display - Google Patents
DisplayInfo
- Publication number
- JPS59160186A JPS59160186A JP3515483A JP3515483A JPS59160186A JP S59160186 A JPS59160186 A JP S59160186A JP 3515483 A JP3515483 A JP 3515483A JP 3515483 A JP3515483 A JP 3515483A JP S59160186 A JPS59160186 A JP S59160186A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- signal
- display panel
- shift register
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は文字図形や画像情報の表示装置に用いることが
できる液晶等の表示パネルに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display panel such as a liquid crystal that can be used as a display device for character/graphic or image information.
従来例の構成とその問題点
近年、文字図形や画像情報の表示装置として平板形の表
示パネルの実用化が進んできて居り、表示品位の向上、
高精細化などの開発も各所で進められている。従来のこ
の種の表示パネルについて液晶表示パネルを例に第1図
により説明すると、(1)は表示パネル部、(2月マ信
号電極、(Y入Y2 、、、、、 Yn−x 、Yn
)、(3)は走査電極(XI、X2 、 、 、 、
、 Xrr*−1、Xm )、(4)は画像信号シフ
トレジスタ、(5)はラインメモリ、(6)はライント
ライバ、(7)は走査信号シフトレジスタ、(8)は走
査電極ドライバ、(9)は信号入力端子、GOは信号シ
フトパルス入力端子、0])は走査信号シフトパルス入
力端子である。Conventional configurations and their problems In recent years, flat display panels have been put into practical use as display devices for text, graphics, and image information, and the display quality has improved.
Developments such as higher resolution are also progressing in various places. A conventional display panel of this type will be explained with reference to FIG. 1, taking a liquid crystal display panel as an example.
), (3) are scanning electrodes (XI, X2, , , ,
, Xrr*-1, Xm), (4) is an image signal shift register, (5) is a line memory, (6) is a line driver, (7) is a scanning signal shift register, (8) is a scanning electrode driver, (9) is a signal input terminal, GO is a signal shift pulse input terminal, and 0]) is a scanning signal shift pulse input terminal.
このような構成のマl−IJクス液晶表示装置の動作を
次に説明する。表示パネル部(1)は信号電極(2)(
7) Yl 、 Y211.、 、 Yn−1、Yn
On本の電極と走査電極(3)のXl、 X2 、 、
、、 、 Xm−1、hのm本の電極をマトリクス状
に配置し、信号電極(2)と走査電極(3)のそれぞれ
の交点に対応する画素液晶部分を制御するように信号を
供給する。まず、表示パネル部(1)の各画素液晶部分
の透過量を制御する信号(画像信号)は信号入力端子(
9)から画像信号シフトレジスタ(4)に供給され、信
号シフトパルス入力端子00Iこ入力されるクロックパ
ルスによって一画素分の情報毎に右方向にシフトして信
号電極(2)のn個に対応する画素数の情報が分離され
る。このように画像信号シフトレジスタ(4)で水平方
向の一行分のシフトが完了すると、これらのn段の画像
信号はラインメモリ(5)に同時に転送して一時記憶さ
れる。一方走査信号シフトレジスタ(7)には走査信号
シフトパルス入力端子01)からクロックパルスが入力
され、走査電極(3)のXi 、X2 、 、 、 X
rn−1、腫の各電極を上から順次ライン選択するパル
スを発生し、走査電極ドライバ(8)Iこ供給する。The operation of the Marx liquid crystal display device having such a configuration will be explained next. The display panel part (1) has a signal electrode (2) (
7) Yl, Y211. , , Yn-1, Yn
On electrodes and scanning electrode (3) Xl, X2, ,
m electrodes of Xm-1, h are arranged in a matrix and a signal is supplied to control the pixel liquid crystal portion corresponding to each intersection of the signal electrode (2) and the scanning electrode (3). . First, the signal (image signal) that controls the amount of transmission of each pixel liquid crystal part of the display panel section (1) is connected to the signal input terminal (
9) is supplied to the image signal shift register (4), and by the clock pulse inputted to the signal shift pulse input terminal 00I, the information is shifted rightward for each pixel to correspond to n signal electrodes (2). Information on the number of pixels is separated. When the shift for one row in the horizontal direction is completed in the image signal shift register (4) in this way, these n stages of image signals are simultaneously transferred to the line memory (5) and temporarily stored. On the other hand, a clock pulse is input to the scanning signal shift register (7) from the scanning signal shift pulse input terminal 01), and the scanning electrodes (3) Xi, X2, , , X
rn-1, generates pulses for line selection of each electrode in sequence from above, and supplies them to a scanning electrode driver (8).
ここで、走査電極(3)の1つの電極、Xlが選択され
ると同時に走食信号シフトパルス入力端子αυからのシ
フトパルス信号がラインメモリ(5)に供給され、この
パルス信号をトリがとしてラインメモリ(5)からライ
ントライバ(6)に画像信号を転送することにより信号
電極(2)のYl、Y2 、、、。Here, at the same time as one electrode, Xl, of the scanning electrode (3) is selected, a shift pulse signal from the scanning signal shift pulse input terminal αυ is supplied to the line memory (5), and this pulse signal is used as a trigger. Yl, Y2, . . . of the signal electrodes (2) by transferring the image signal from the line memory (5) to the line driver (6).
Yn−1、Ynに画像信号(画素駆動信号)が供給され
、走査電極(2)の電極XIの一行分の表示が達成され
ることになる。そして、このXlの一行分を表示してい
る間に画像信号シフトレジスタ(4)には次の一行の走
査に対応した画像信号が供給され、−荷分の画像信号の
シフトが終るとこの信号はラインメモリ(5)に転送さ
れる。そうして走査電極(2)のX2が選択されると同
時に、画像信号はラインメモリ(5)からライントライ
バ・く(6)に供給され、次の刈の一行分の表示が達成
される。このように順次℃〜Xmの走査で1画面の画像
表示が完成すると、またXlからの次の画像表示を再反
くり返すことになる。このような方式による表示では、
通常1秒間に60画面を表示する(NTSC方式のテレ
ビ棟準方式のフィールド周波数と同じ)が、これから1
画面は15、7m5ecで完成することになる。また第
1図において、信号電極数をn、走査電極数をmとする
とき、まず、走肴信号シフトレジスタ(7)のシフト周
期(Tx)は、TyL:(16,7/fn) m5ec
画像信号シフトレジスタ(4)のシフト周期(Ty )
は、Ty 二(16,7/nXm ) m5ecとなる
。An image signal (pixel drive signal) is supplied to Yn-1 and Yn, and display for one row of the electrode XI of the scanning electrode (2) is achieved. While this one line of Xl is being displayed, the image signal shift register (4) is supplied with an image signal corresponding to the scanning of the next line, and when the shift of the image signal for - cargo is completed, this signal is sent to the image signal shift register (4). is transferred to the line memory (5). Then, at the same time that X2 of the scanning electrode (2) is selected, the image signal is supplied from the line memory (5) to the line driver (6), and display for the next line of cutting is achieved. . When one screen of image display is completed by sequential scanning from .degree. C. to Xm in this manner, the next image display from Xl is repeated again. In display using this method,
Normally, 60 screens are displayed per second (same as the field frequency of the NTSC television system), but from now on, 60 screens are displayed per second.
The screen will be completed in 15.7m5ec. Further, in FIG. 1, when the number of signal electrodes is n and the number of scanning electrodes is m, first, the shift period (Tx) of the scanning signal shift register (7) is TyL: (16,7/fn) m5ec
Shift period (Ty) of image signal shift register (4)
becomes Ty2(16,7/nXm) m5ec.
ところで、第1図1に示す表示装置においては表示パネ
ル部(1)と周辺回路(画像信号シフトレジスタ(4)
、ラインメモリ(5)、ラインドライツマ(6)、走査
信号シフトレジスタ(7)、走査電極ドライバ(8))
は同一パネル上に配置されてし)なl/)ため、表示パ
ネル部(1)と周辺回路部とは最低でもm + n本の
配線を必要とし、実装上極めて大きな問題があった。例
えはIn−n二250本とするとパネルと周辺との間は
500本以上の配線が必要である。By the way, in the display device shown in FIG.
, line memory (5), line driver (6), scanning signal shift register (7), scanning electrode driver (8))
Since the display panel section (1) and the peripheral circuit section require at least m + n wires, this poses an extremely serious problem in mounting. For example, if there are 250 In-N wires, more than 500 wires are required between the panel and the surrounding area.
−1、これを解決するだめの方法として第2図に示すよ
うな表示装置も提案されてし)る。-1. As a solution to this problem, a display device as shown in FIG. 2 has also been proposed.
第2図のものは、第1図(こおける周辺回路詔ニ分を表
示パネル02上に構成して外部との配線を極力少なくし
たものであり、各構成要素は機能的には第1図のものと
同じであるうなお、α東は接地または共通端子である。The one shown in Fig. 2 is constructed by configuring the peripheral circuitry in Fig. 1 on the display panel 02 to minimize external wiring, and each component is functionally the same as that shown in Fig. 1. Note that α East is the ground or common terminal.
第2図1の表示装置の動作は第1図のものと全く同じで
あるが、液晶表示パネルと外部との配線は電極数とは1
列係なく4本捏度の配線で処理できる処に特徴がある。Figure 2 The operation of the display device in Figure 1 is exactly the same as that in Figure 1, but the number of electrodes in the wiring between the liquid crystal display panel and the outside is 1.
The feature is that it can be processed with 4 wires per wire without the need for rows.
ところが、先に説明した様に走査信号シフトレジスタ(
7)および画像信号シフトレジスタ(4)のシフ)周期
1”x、Tyは金電極本数をm−n−250とすると、
Tx二57./asec、”’! :0.27 、as
ecとなる。これらシフト周期は、Txはともかくとし
てTyは極めて短かい期間となり、高い遮断周波数5M
Hz以上のデバイスが必要となる。従って第2図の構成
でこれを実現するためには、単結晶のSi半導体を使っ
た半導体プロセスが必要となる。このようなプロセスで
はSiウェーハのコストが高く、しかもパネル自身もそ
れ程大きなものは得られ難いという欠点がある。However, as explained earlier, the scanning signal shift register (
7) and the shift period of the image signal shift register (4) 1"x, Ty is the number of gold electrodes m-n-250,
Tx257. /asec,”'!:0.27,as
It becomes ec. These shift periods are extremely short for Ty, apart from Tx, and have a high cut-off frequency of 5M.
A device with a frequency of Hz or higher is required. Therefore, in order to realize this with the configuration shown in FIG. 2, a semiconductor process using a single crystal Si semiconductor is required. Such a process has disadvantages in that the cost of the Si wafer is high and it is difficult to obtain a panel that is that large.
一方、蒸着等の方法でガラス基板等に薄膜トランジスタ
(TPT)を構成する方法があり、その半導体としてア
モルファスSiが注目されて来てい、る。しかし、この
アモルファスSiは単結晶Stに比べて応答速度が一桁
以上遅いのが現状である。したがって液晶等の表示パネ
ルをアモルファスSiのTPTで構成することはコスト
や大きさの点で利点はあるが応答速度という性能に問題
があり、これで第2図に示した様な表示パネルを実現す
るのは難かしい。On the other hand, there is a method of constructing a thin film transistor (TPT) on a glass substrate or the like by a method such as vapor deposition, and amorphous Si has been attracting attention as a semiconductor thereof. However, the current situation is that the response speed of amorphous Si is one order of magnitude slower than that of single crystal St. Therefore, constructing a display panel such as a liquid crystal using amorphous Si TPT has advantages in terms of cost and size, but there is a problem in performance such as response speed, and this makes it possible to create a display panel like the one shown in Figure 2. It's difficult to do.
発明の目的
本発明は表示パネルと外部との配線数の低減を、薄膜ト
ランジスタ等を使用することで実現できる表示装置を提
供することを目的とする。OBJECTS OF THE INVENTION An object of the present invention is to provide a display device that can reduce the number of wires between a display panel and the outside by using thin film transistors or the like.
発明の構成
本発明は、この目的を達成するため、表示パネルにマト
リックス状に配置した信号電極及び走査電極と、前記信
号電極に信号を供給するための画像信号シフトレジスタ
、ラインメモリ、ラインドライブからなる少なくとも2
組以上の画像信号処理部と、前記走査電極に信号を供給
する走査信号シフトレジスタ及び走査電極ドライバとを
具備し、前記画像信号処理部、前記走査信号シフトレジ
スタ及び前記走査電極ドライバを前記表示パネル上の周
辺部に薄膜トランジスタを用いて構成し、さらに前記画
像信号シフトレジスタに供給する画像信号及びシフトパ
ルスを、前記表示パネル外の外部周辺回路で処理して供
給するように構成し、前記画像信号処理部を複数個設け
ること番こよりそれぞれの処理部の周期を長くして回路
の負担を軽くした表示装置を提供する。Structure of the Invention In order to achieve this object, the present invention comprises signal electrodes and scanning electrodes arranged in a matrix on a display panel, an image signal shift register for supplying signals to the signal electrodes, a line memory, and a line drive. be at least 2
the image signal processing section, the scanning signal shift register and the scanning electrode driver for supplying signals to the scanning electrode; and the image signal processing section, the scanning signal shift register and the scanning electrode driver are connected to the display panel. A thin film transistor is used in the upper peripheral part, and the image signal and shift pulse to be supplied to the image signal shift register are processed and supplied to an external peripheral circuit outside the display panel, and the image signal is To provide a display device which lightens the load on a circuit by increasing the period of each processing part by providing a plurality of processing parts.
実施例の説明
以下本発明の一実施例を第3図及び第5図を参照しなが
ら説明する。第3図は表示装置の表示パネルの概略構成
を示しており、04)は表示パネル、αυは表示部、O
Qは信号電極(Yl 、 Y2、Y3 、Y4 、9.
、 、Yn−3、Yn−2、Yn−1、Yn テnは4
の倍数とする)、α力は走査電極(XI 、X2 、、
、、。DESCRIPTION OF THE EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 3 and 5. Figure 3 shows the schematic configuration of the display panel of the display device, where 04) is the display panel, αυ is the display section, and O
Q is the signal electrode (Yl, Y2, Y3, Y4, 9.
, , Yn-3, Yn-2, Yn-1, Yn Ten is 4
), the α force is a multiple of the scanning electrodes (XI , X2 , ,
,,.
xm−1,、Xm )、(至)?υ■(イ)は画像信号
シフトレジスタ、0す@(ハ)(ハ)はラインメモリ、
(イ)□□□(ホ)(4)はライントライバ、(7)は
走査信号シフトレジスタ、0ηは走査電極ドライバ、■
■(ト)弼は画像信号入力端子、岐■(至)に)は信号
シフトパルス入力端子、(転)は走査信号シフトパルス
入力端子、釦)は接地または共通端子である。xm-1,,Xm), (to)? υ■ (A) is the image signal shift register, 0s @ (C) (C) is the line memory,
(A) □□□ (E) (4) is a line driver, (7) is a scanning signal shift register, 0η is a scanning electrode driver, ■
① (g) 弼 is an image signal input terminal, ② (to)) is a signal shift pulse input terminal, (d) is a scanning signal shift pulse input terminal, and button) is a ground or common terminal.
第4図は周辺回路の概略構成を示しており(6)は信号
シフトパルスの逓降器、卿■(へ)に)は画像信号のサ
ン、プルホールド回路、←7)h= fi信号シフトパ
ルス入力端子、轡は原画像信号入力端子、←9) 彼(
5]) e52)はそれぞれ信号シフトパルス出力端子
、盛□□□に’H4はそれぞれ画像信号出力端子、勃は
接地または共通端子である。Figure 4 shows the schematic configuration of the peripheral circuits, where (6) is a signal shift pulse downgrader, (to) is an image signal sample, pull-hold circuit, and ←7) h = fi signal shift. Pulse input terminal, 轡 is the original image signal input terminal, ←9) He (
5]) e52) are signal shift pulse output terminals, 'H4' and 'H4' are respectively image signal output terminals, and 'E' is a ground or common terminal.
次に動作を説明する。なお、全体の動作を説明する前に
表示パネル及び外部回路の各々の作用を説明する。第3
図の表示パネル(14)では画像信号処理部が4個構成
されている。即ち、画像信号シフトレジスタ08J1
ラインメモリ(IO,ライントライバ(イ)で処理され
た画像信号は信号電極αQの凋、X51,0.Xn−3
に供給され、画像信号シフトレジスタQυ、ラインメモ
リ@、ライントライバ@で処理された画像信号は信号型
eiii HノX2 、Xs 、 、 、、 、 Xn
−24コ供給サレ、画像信号シフトレジスタ(ハ)、ラ
インメモリ(イ)、ライントライバ醤で処理された画像
信号は信号電極OQのX3 、 X70.、0.Xn−
1に供給され、画像信号シフトレジスタ(ハ)、ライン
メモリ(財)、ライントライバ(2)で処理された画像
信号は信号電極α6のX4゜Xe、、、、、Xnに供給
される。従って各画像信号処理部の周期(Ty)は4倍
の時間まで許されることになる。Next, the operation will be explained. Note that before explaining the overall operation, the functions of the display panel and the external circuit will be explained. Third
The display panel (14) shown in the figure includes four image signal processing sections. That is, image signal shift register 08J1
The image signal processed by the line memory (IO, line driver (a)
The image signal supplied to and processed by the image signal shift register Qυ, line memory @, and line driver @ is of signal type eiii HノX2, Xs, , , , , Xn
-24 supply terminals, image signal shift register (c), line memory (b), and the image signal processed by the line driver are sent to signal electrodes OQ X3, X70. ,0. Xn-
The image signal processed by the image signal shift register (c), line memory (product), and line driver (2) is supplied to X4°Xe, . . . , Xn of the signal electrode α6. Therefore, the period (Ty) of each image signal processing section is allowed to be four times as long.
第4図に示す表示パネルを駆動するための表示パネル外
の周辺回路において、逓降器(4功は、原信号シフトパ
ルス入力端子等力に供給される第5図(−)に示す原信
号シフトパルス(クロックパルス)を1/4にカウント
ダウンすると共に原信号シフトパルスの1周期分つつシ
フトせしめた第5図(bl (C1(dl (e)のパ
ルス信号を発生し、それぞれサンプルホールド回路Q+
3;) t44) (4ω0Qに供給すると共に、信号
シフトパルスとして信号シフトパルス出力端子(へ)閃
けG望に供給する。これら信号シフトパルス出力端子Ω
9)■βυ5つはそれぞれ第3図の信号シフトパルス入
力端子役かm09)lこ接続され、画像信号シフトレジ
スタ(支)C21) C!41 @ iこ(i号シフト
パルスを供給する。一方、原画像信号入力端子に)には
、第5図(f)の原画像信号が供給され、この原画像信
号がサンプルホールド回路’li3 HGIG−に入力
される。サンプルホールド回路瞥04)(ハ)(ハ)で
は逓降器(ロ)からの信号シフトパルス(第5図(b)
(c) (d) (e) )の正方向の立上りエッヂ
fA 782 &? (61)で原画像信号をサンプル
ホールドし、第5図(glthl (i) (j)に示
すように、サンプルした原画像信号のそれぞれのレベル
リz開(財)田をホールドした画像信号を得、この画像
信号を画像信号出力端子Q(財)(ト)曽にそれぞれ出
力する。そして、この伸1像信号出力端子QIIMMは
それぞれ第3図の画像信号入力端子64■曽弼に接続さ
れ、画像信号シフトレジスタ(18)021>(ハ)@
に画像信号を供給する。In the peripheral circuit outside the display panel for driving the display panel shown in FIG. The shift pulse (clock pulse) is counted down to 1/4 and shifted by one period of the original signal shift pulse.
3;) t44) (4ω0Q and also supplied to the signal shift pulse output terminal (to) as a signal shift pulse.These signal shift pulse output terminals Ω
9)■βυ5 are each connected to the signal shift pulse input terminals shown in Fig. 3, and are connected to the image signal shift register (support) C21) C! 41@i (supplies the i shift pulse. On the other hand, to the original image signal input terminal), the original image signal of FIG. 5(f) is supplied, and this original image signal is sent to the sample hold circuit 'li3 − is input. Sample and hold circuit 04) (c) In (c), the signal shift pulse from the step down converter (b) (Fig. 5 (b)
(c) (d) (e) ) positive rising edge fA 782 &? (61), the original image signal is sampled and held, and as shown in FIG. , these image signals are outputted to the image signal output terminals Q (goods) (g) so, respectively.The decompressed image signal output terminals QIIMM are respectively connected to the image signal input terminals 64 and 64 in FIG. Image signal shift register (18) 021>(c)@
The image signal is supplied to the
次に全体の動作について説明すると、第3図の画像信号
シフトレジスタ(18J ’AI)(ハ)(イ)には、
信号入力端′子04図端曽を経て第4図の周辺回路の画
像信号出力端子53 M 53(至)より第5図に示す
画像信号(gl(hl(il(jlがそれぞれ供給され
、同時にシフトパルス入力端子役(至)Cθ(至)を経
て第4図の周辺回路の信号シフトパルス出力端子H’l
l M 6υ6功より第5図に示す信号シフトパルス(
bl (C) (di (elがそれぞれ供給され、前
記画像信号をそれぞれ右方向ヘシフトする。但し、この
場合、各々の画像信号シフトレジスタは一水平ラインの
電極本数の74回のシフトとなる。そして−水平ライン
分のシフトが終了するとともに画像信号はラインメモリ
翰の(ホ)(ハ)にそれぞれ転送され、走査信号シフト
レジスタ(7)と走査電極ドライパリηから走査電極α
力の1本が選択され駆動されると(この動作は従来の方
式と同じ)、ラインメモIJ C1l@曽■の画像信号
はそれぞれライントライバ四(ハ)(ホ)四へ転送され
、信号電極QfGのXI〜Xnに画像信号が供給され、
−水平ラインの画像表示が達成される。そして、これら
の動作を上から下へ1ラインつつくり返すことにより1
画面の画像表示が達成されること番こなる。Next, to explain the overall operation, the image signal shift register (18J'AI) (c) and (b) in Fig. 3 has the following:
The image signal (gl (hl) (il (jl) shown in FIG. 5 is supplied from the image signal output terminal 53 M 53 (to) of the peripheral circuit in FIG. The signal shift pulse output terminal H'l of the peripheral circuit in FIG. 4 is passed through the shift pulse input terminal Cθ (to).
l M 6υ6 from the signal shift pulse shown in Figure 5 (
bl (C) (di (el) is supplied, respectively, and shifts the image signals to the right. However, in this case, each image signal shift register is shifted 74 times, which is the number of electrodes in one horizontal line. - When the horizontal line shift is completed, the image signal is transferred to (E) and (C) of the line memory, respectively, and from the scan signal shift register (7) and the scan electrode dry pari η to the scan electrode α
When one of the drivers is selected and driven (this operation is the same as the conventional method), the image signal of the line memo IJ C1l@Zeng is transferred to the line drivers 4 (C), (E) and 4, respectively, and the signal Image signals are supplied to XI to Xn of electrodes QfG,
- Horizontal line image display is achieved. Then, by repeating these actions one line from top to bottom, 1
It is now up to the image display on the screen to be achieved.
以上の表示パネル及び周辺回路の説明から明らかなよう
に、第5図(flの原画像信号を第5図(a)の原信号
シフトパルスの4倍の周期の第5図(bl (C) F
di (e)のシフトパルスでサンプルホールドして第
5図(glfhHil(jlの画像信号を得、第3図の
表示パネルC1(イ)へ供給しているので、表示パネル
圓の個々の画像信号シフトレジスタo8eυ(ハ)(イ
)、ラインメモリ09@(ハ)(ハ)、ライントライバ
(7)(イ)(ホ)(2)は従来の画像信号シフトレジ
スタ(4)、ラインメモリ(5)、ライントライバ(6
)に比べ応答速度が4倍悪(とも構成が可能となる。す
なわち、金電極本数をm = n = 250とすると
、Ty=0.27.4SeCとなるが、本実施例の画像
信号シフトレジスタ、ラインメモリ、ライントライバの
各々の周期Ty= 4><Ty= 1. l %seC
となる。As is clear from the above description of the display panel and peripheral circuits, the original image signal of FIG. F
Since the image signal of FIG. 5 (glfhHil(jl) is obtained by sample-holding with the shift pulse of di (e) and is supplied to the display panel C1 (a) of FIG. 3, the individual image signals of the display panel circle are Shift register o8eυ (c) (a), line memory 09 @ (c) (c), line driver (7) (a) (e) (2) are the conventional image signal shift register (4), line memory ( 5), line driver (6)
), the response speed is four times worse than that of , each period of line memory and line driver Ty = 4><Ty = 1. l %seC
becomes.
従ってアモルファスSiによるTFTで表示)寸ネル上
にこれら回路を構成することができる。Therefore, these circuits can be constructed on a thin film (displayed by a TFT made of amorphous Si).
また、走査信号シフトレジスタ(ホ)、走査電極ドライ
バ6υに要求される応答速度は走査電極本数を250本
程本捏しても周期Txは約67μsecでアリ、アモル
ファスSiによるT’ F Tでも十分余裕のあるもの
であり、この部分は表示パネル上に構成するのは容易で
ある。In addition, the response speed required for the scanning signal shift register (e) and the scanning electrode driver 6υ is that even if the number of scanning electrodes is approximately 250, the period Tx is approximately 67 μsec, and T' F T made of amorphous Si is sufficient. There is plenty of room, and this part is easy to configure on the display panel.
なお、上記実施例の説明では表示パネル上で構成する画
像信号シフトレジスタ、ラインメ、モリ、ライントライ
バから成る画像処理信号部を4組構成したが、組数をこ
れ以上増加することも可能であり、さらに周期も長くな
る。逆に組数を減らすことも可能である。しかし、この
場合半導体素子への性能の要求は厳しくなる一方、表示
パネルと外部との配線の本数はそれだけ少なくなるっま
た、表示素子−として液晶を例に説明したがEL等をは
じめとする他の表示素子を使った表示パネルで構成する
場合でも本発明の方法で実施でき、効果上何ら差異はな
い。In addition, in the explanation of the above embodiment, four sets of image processing signal units each consisting of an image signal shift register, a line memory, a memory, and a line driver are configured on the display panel, but it is also possible to increase the number of sets beyond this. Yes, and the cycle will be longer. Conversely, it is also possible to reduce the number of sets. However, in this case, performance requirements for semiconductor elements become stricter, and the number of wiring between the display panel and the outside becomes correspondingly smaller.Also, although we have explained using liquid crystal as an example of a display element, other devices such as EL etc. The method of the present invention can be carried out even when the display panel is constructed using display elements of 1 to 1, and there is no difference in effect.
発明の効果
本発明の表示装置によれば、以上の説明から明らかなよ
うに、表示パネル上に複数組の画像信号シフトレジスタ
、ラインメモリ、ライントライバからなる画像信号処理
部を構成しているので、これらの回路の応答速度等の性
能が多少悪くとも配線本数を少なくした表示装置を実現
でき、回路構成にアモルファスSi材料を使ったTPT
等を用いることが可能となる。このことは、単結晶Si
を使った表示パネルに比べ、ガラス基板等を使って表示
パネルを大形化し、しかも表示パネル内と外との配線本
数を10本前後番こした表示装置を実現できることを意
味しその効果は極めて大である。Effects of the Invention According to the display device of the present invention, as is clear from the above description, an image signal processing section consisting of a plurality of sets of image signal shift registers, line memories, and line drivers is configured on the display panel. Therefore, even if the response speed and other performance of these circuits is somewhat poor, it is possible to realize a display device with a reduced number of wiring, and TPT using amorphous Si material in the circuit configuration can be realized.
etc. can be used. This means that single crystal Si
This means that it is possible to make the display panel larger by using a glass substrate, etc., and to create a display device with around 10 fewer wires between the inside and outside of the display panel, which is extremely effective. It's large.
第1図及び第2図は従来のマトリクス方式表示装置の概
略構成図、第3図及び第5図は本発明の一実施例を示し
第3図は表示パネルの概略構成図、第4図1は周辺回路
の概略構成図、第5図は第3図及び第4図の動作を説明
するための信号波形図である。1 and 2 are schematic configuration diagrams of a conventional matrix type display device, FIGS. 3 and 5 show an embodiment of the present invention, and FIG. 3 is a schematic configuration diagram of a display panel. 5 is a schematic configuration diagram of a peripheral circuit, and FIG. 5 is a signal waveform diagram for explaining the operations of FIGS. 3 and 4.
Gf9は信号電極、Q力は走査電極、O急(IQ Q4
@は画像信号シフトレジスタ、四I221□□□(4
)はラインメモリ、頭■(至)@はライントライバ、艶
は走査信号シフトレジスタ、6〃は定食電極ドライイく
、(6)は逓降器、(ト)(財)(ハ)0Qはサンプル
ホールド回路。Gf9 is the signal electrode, Q force is the scanning electrode, O sudden (IQ Q4
@ is an image signal shift register, 4 I221□□□ (4
) is the line memory, head ■ (to) @ is the line driver, gloss is the scanning signal shift register, 6 is the fixed electrode dry cap, (6) is the stepper, (g) (goods) (c) 0Q is Sample and hold circuit.
特許出願人代理人 第1図 9、 4矛2図 2 第3図 74 第4図Patent applicant agent Figure 1 9, 2 figures of 4 spears 2 Figure 3 74 Figure 4
Claims (2)
電極及び走査電極と、前記信号電極番こ信号を供給する
ための画像信号シフトレジスタ、ラインメモリ、ライン
トライノくからなる少なくとも2組以上の画像信号処理
部と、前記走査電極に信号を供給する走査信号シフトレ
ジスタ及び走査電極ドライバとを具備し、前記画像信号
処理部、前記走査信号シフトレジスタ及び前記走査電極
ドライバを前記表示パネル上の周辺部に薄膜トランジス
タを用いて構成し、ざら番こ前記画像信号シフトレジス
タに供給する画像信号及びシフトパルスを、前記表示パ
ネル外の外部周辺回路で処理して供給するように構成し
たことを特徴とする表示装置。(1) At least two or more sets of image signals consisting of signal electrodes and scanning electrodes arranged in a matrix on the display panel, an image signal shift register for supplying the signal electrode number signal, a line memory, and a line trino. The image signal processing section, the scanning signal shift register, and the scanning electrode driver are provided in a peripheral area on the display panel. A display device configured using thin film transistors, and configured such that image signals and shift pulses to be supplied to the image signal shift register are processed and supplied by an external peripheral circuit outside the display panel. .
したクロックパルスをカウントダウンしてシフトパルス
を発生する逓降器と、原画像信号を前記シフトパルスで
サンプルホールドして画像信号として表示パネルの画像
信号シフトレジスタに供給するサンプルホールド回路と
により構成した特許請求の範囲第1項に記載の表示装置
。(2) The external peripheral circuit includes a stepper that counts down clock pulses corresponding to the number of signal electrodes on the display panel to generate shift pulses, and a display panel that samples and holds the original image signal using the shift pulse and converts it into an image signal. 2. A display device according to claim 1, comprising a sample and hold circuit for supplying an image signal to an image signal shift register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3515483A JPS59160186A (en) | 1983-03-02 | 1983-03-02 | Display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3515483A JPS59160186A (en) | 1983-03-02 | 1983-03-02 | Display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59160186A true JPS59160186A (en) | 1984-09-10 |
Family
ID=12433968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3515483A Pending JPS59160186A (en) | 1983-03-02 | 1983-03-02 | Display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59160186A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6052892A (en) * | 1983-09-01 | 1985-03-26 | セイコーエプソン株式会社 | Liquid crystal image display unit |
JPS61276484A (en) * | 1985-05-31 | 1986-12-06 | Citizen Watch Co Ltd | Liquid crystal television receiver |
JPS62186229A (en) * | 1986-02-12 | 1987-08-14 | Canon Inc | Driving device |
JPS62189435A (en) * | 1986-02-17 | 1987-08-19 | Canon Inc | Driving device |
JPS62191832A (en) * | 1986-02-18 | 1987-08-22 | Canon Inc | Driving device |
JPS62191831A (en) * | 1986-02-18 | 1987-08-22 | Canon Inc | Driving device |
JPS62209488A (en) * | 1986-03-10 | 1987-09-14 | 富士通株式会社 | Sampling of analog data |
JPH06342272A (en) * | 1994-05-09 | 1994-12-13 | Seiko Epson Corp | Liquid crystal display device |
-
1983
- 1983-03-02 JP JP3515483A patent/JPS59160186A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6052892A (en) * | 1983-09-01 | 1985-03-26 | セイコーエプソン株式会社 | Liquid crystal image display unit |
JPH0522917B2 (en) * | 1983-09-01 | 1993-03-31 | Seiko Epson Corp | |
JPS61276484A (en) * | 1985-05-31 | 1986-12-06 | Citizen Watch Co Ltd | Liquid crystal television receiver |
JPS62186229A (en) * | 1986-02-12 | 1987-08-14 | Canon Inc | Driving device |
JPS62189435A (en) * | 1986-02-17 | 1987-08-19 | Canon Inc | Driving device |
JPS62191832A (en) * | 1986-02-18 | 1987-08-22 | Canon Inc | Driving device |
JPS62191831A (en) * | 1986-02-18 | 1987-08-22 | Canon Inc | Driving device |
JPS62209488A (en) * | 1986-03-10 | 1987-09-14 | 富士通株式会社 | Sampling of analog data |
JPH06342272A (en) * | 1994-05-09 | 1994-12-13 | Seiko Epson Corp | Liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020047983A1 (en) | Display panel and driving method | |
US20040135756A1 (en) | High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line | |
JPH06148680A (en) | Matrix type liquid crystal display device | |
KR950010753B1 (en) | Matrix display device | |
US6897841B2 (en) | Liquid crystal display device and electronic apparatus comprising it | |
WO2019007085A1 (en) | Scan drive circuit and drive method, array substrate and display apparatus | |
JP3436478B2 (en) | Liquid crystal display device and computer system | |
JPH0514915B2 (en) | ||
JPS59160186A (en) | Display | |
CN111192545B (en) | Gate driving circuit, gate driving method, folding display panel and display device | |
JP2001051643A (en) | Display device and driving method | |
WO2020194492A1 (en) | Display device | |
JP3202345B2 (en) | Liquid crystal display | |
WO2019206181A1 (en) | Array substrate and driving method therefor, and display device | |
JP3146959B2 (en) | Liquid crystal display device and shift register circuit thereof | |
JPH0431371B2 (en) | ||
JP2000206491A (en) | Liquid crystal display | |
JPH065478B2 (en) | Active matrix circuit | |
JP2002311912A (en) | Display device | |
JP2004219823A (en) | Liquid crystal display device | |
JP3360649B2 (en) | Liquid crystal display | |
JPH0635420A (en) | Flat panel display | |
TWI417827B (en) | Display device and method for drving same | |
JP3658630B2 (en) | Liquid crystal display device and liquid crystal driving method | |
JPS63218927A (en) | Picture display device |