JPS59159669A - スイツチング・レギユレ−タ - Google Patents
スイツチング・レギユレ−タInfo
- Publication number
- JPS59159669A JPS59159669A JP3513283A JP3513283A JPS59159669A JP S59159669 A JPS59159669 A JP S59159669A JP 3513283 A JP3513283 A JP 3513283A JP 3513283 A JP3513283 A JP 3513283A JP S59159669 A JPS59159669 A JP S59159669A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- transistor
- switching
- control
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はスイッチング中レギュレータ、特に高速スイッ
チングに適したスイッチング・レギュレータに関する。
チングに適したスイッチング・レギュレータに関する。
仲）従来技術
商用交流電源を直接整流して得られた直流電圧を入力と
して動作するスイッチング、レギュレータの回路方式と
して１０〜３００Ｗ程度の小〜中出力ではトランジスタ
ー石式のフライバック方式（第１図）またはフォワード
方式（第２図）が最もシンプルで有用な構成である。
して動作するスイッチング、レギュレータの回路方式と
して１０〜３００Ｗ程度の小〜中出力ではトランジスタ
ー石式のフライバック方式（第１図）またはフォワード
方式（第２図）が最もシンプルで有用な構成である。
その構成は商用交流電源を整流平滑回路（１）で直流に
変換し、制御回路（２）からの高周波例えば２０〜５０
ＫＨｚのパルスでスイッチングトランジスタ（３）をス
イッチングし、スイッチングトランジスタ（３）のコレ
クタ負荷であるフェライト脅 トランス（４）により安
定化した電圧を２次側より得るものである。なお制御回
路（２）はパルス発振器、パルス巾変調回路およびドラ
イブ回路で構成され、通常５〜１０Ｖ程度の低電圧で使
用されている。
変換し、制御回路（２）からの高周波例えば２０〜５０
ＫＨｚのパルスでスイッチングトランジスタ（３）をス
イッチングし、スイッチングトランジスタ（３）のコレ
クタ負荷であるフェライト脅 トランス（４）により安
定化した電圧を２次側より得るものである。なお制御回
路（２）はパルス発振器、パルス巾変調回路およびドラ
イブ回路で構成され、通常５〜１０Ｖ程度の低電圧で使
用されている。
斯上の方式ではスイッチングトランジスタに要求される
耐圧は交流２００■系入力の場合、８００■以上の高耐
圧となる。一方スイツチング周波級は現在の２０ Ｋ）
Ｉｚ程度から更に小型、軽量化を目指してＩ ＯＯＫ１
１ｚ、 ２００ Ｋ１１ｚへと高速化される傾向にある
。しかしながらこのようなスイッチングトランジスタの
高耐圧化と高速化は相反する要求であり、実現が難しい
。。
耐圧は交流２００■系入力の場合、８００■以上の高耐
圧となる。一方スイツチング周波級は現在の２０ Ｋ）
Ｉｚ程度から更に小型、軽量化を目指してＩ ＯＯＫ１
１ｚ、 ２００ Ｋ１１ｚへと高速化される傾向にある
。しかしながらこのようなスイッチングトランジスタの
高耐圧化と高速化は相反する要求であり、実現が難しい
。。
第３図に従来のスイッチングトランジスタ（３）のドラ
イブ方法を示す。即ちスイッチングトランジスタ（３）
のベースに順方向ベース電流（Ｉ□）を流し続け、その
後逆方向ベース電流り、２）を流してコレクタ電流（Ｉ
ｃ）をターン、オフさせている。この方法では低周波ス
イッチングには鳴動であるが高周波スイッチングには適
当でない。これはターン・オフ時の蓄７遺時間を日が無
視できなくなることおよび下降時間ｔｆ によるスイ
ッチング損失が無視できな（なることにを因する。蓄積
時間ｔｓは逆方向ベース電流（Ｉ−２）による依存性を
示し、逆方向ベース電流（Ｉｌ１２）を与えない場合に
は最も長（なる。例えば８００■耐圧４Ａクラスのスイ
ッチングトランジスタでは２人の逆方向ベース電σ１ｔ
（Ｉ−＋）を流した時コレクタ電流（Ｉｃ）ｔＡの動作
では、蓄積時間ｔ６ は３５〜４０μ％に達する。
イブ方法を示す。即ちスイッチングトランジスタ（３）
のベースに順方向ベース電流（Ｉ□）を流し続け、その
後逆方向ベース電流り、２）を流してコレクタ電流（Ｉ
ｃ）をターン、オフさせている。この方法では低周波ス
イッチングには鳴動であるが高周波スイッチングには適
当でない。これはターン・オフ時の蓄７遺時間を日が無
視できなくなることおよび下降時間ｔｆ によるスイ
ッチング損失が無視できな（なることにを因する。蓄積
時間ｔｓは逆方向ベース電流（Ｉ−２）による依存性を
示し、逆方向ベース電流（Ｉｌ１２）を与えない場合に
は最も長（なる。例えば８００■耐圧４Ａクラスのスイ
ッチングトランジスタでは２人の逆方向ベース電σ１ｔ
（Ｉ−＋）を流した時コレクタ電流（Ｉｃ）ｔＡの動作
では、蓄積時間ｔ６ は３５〜４０μ％に達する。
従って斯上のドライブ方法自体も高周波スイッチング動
作に適していない。
作に適していない。
（ハ）発明の目的
本発明は、斯点に鑑みてなされ、高周波スイッチングに
適したドライブ方法で高耐圧スイッチングトランジスタ
をスイッチングするスイッチングレギュレータを実現す
ることにある。
適したドライブ方法で高耐圧スイッチングトランジスタ
をスイッチングするスイッチングレギュレータを実現す
ることにある。
に）発明の構成
本発明に依るスイッチング中レギュレータは、交流電源
に接続された整流平滑回路とフェライトトランスと豆イ
レチングトランジスタと制御回路とを備え、制御回路か
ら出力される高周波制御パルスをスイッチングトランジ
スタに印加してスイッチングさせ、トランスの２次側に
安定化電圧を得るスイッチング中レギュレータに於いて
、制御回路を２つのパルス巾変調回路で構成し、基準パ
ルスから異なるパルス巾の第１及び第２の制御パルスを
形成し、第１の制御パルスでトランジスタを導通させ、
第２の制御パルスでトランジスタを遮断させる様に構成
している。
に接続された整流平滑回路とフェライトトランスと豆イ
レチングトランジスタと制御回路とを備え、制御回路か
ら出力される高周波制御パルスをスイッチングトランジ
スタに印加してスイッチングさせ、トランスの２次側に
安定化電圧を得るスイッチング中レギュレータに於いて
、制御回路を２つのパルス巾変調回路で構成し、基準パ
ルスから異なるパルス巾の第１及び第２の制御パルスを
形成し、第１の制御パルスでトランジスタを導通させ、
第２の制御パルスでトランジスタを遮断させる様に構成
している。
（ホ）実施例
本発明に依るスイッチングやレギュレータは第１図およ
び第２図に示したトランジスター５弐の回路構成に適用
される。本発明の特徴はスイッチングトランジスタ（３
）のドライブ方法にあり、このドライブ方法に用いる高
周波制御パルスを容易に形成できる制御回路（２）を用
いている。
び第２図に示したトランジスター５弐の回路構成に適用
される。本発明の特徴はスイッチングトランジスタ（３
）のドライブ方法にあり、このドライブ方法に用いる高
周波制御パルスを容易に形成できる制御回路（２）を用
いている。
先ず第４図に本発明に用いるドライブ方法による波形を
示す。即ちスイッチングトランジスタ（３）のベースに
印加される高周波制御パルスは順方向のパルス（Ｉ、、
）とそれと離間した逆方向のパルス（Ｉ＝２）より成る
。Ｉｖ方向パルスＣＩ、、）はスイッチングトランジス
タ（３）の導通期間より約半分以下に短かく設定され、
逆方向パルス（Ｉお、）が印加されてトランジスタ（３
）がターンオフするまでの間はトランジスタ（３）の蓄
積時間ｔ８ を利用して導通状態を保持している。こ
の結果トランジスタ（３）の蓄積時間が大きくても、蓄
積時間がトランジスタ（３）の導通期間に含まれる様に
順方向パルス（Ｉ、、）のパルス巾を設定すれば良く、
また逆方向パルス（Ｉ＝２）の印力口により直ちにトラ
ンジスタ（３）をターンオフできる。更に下降時間も従
来方法に比べて約ｌ／４程度に改善できる。これは従来
方法では常にオーバードライブしていたためにトランジ
スタ（３）のコレクタ領域に過剰な蓄積キャリアがあっ
たのに対して、本発明ではコレクタ領域に蓄積キャリア
が少いために逆方向ベース電圧の印加により瞬時に蓄積
キャリアを強制的に吐き出すことができるからである。
示す。即ちスイッチングトランジスタ（３）のベースに
印加される高周波制御パルスは順方向のパルス（Ｉ、、
）とそれと離間した逆方向のパルス（Ｉ＝２）より成る
。Ｉｖ方向パルスＣＩ、、）はスイッチングトランジス
タ（３）の導通期間より約半分以下に短かく設定され、
逆方向パルス（Ｉお、）が印加されてトランジスタ（３
）がターンオフするまでの間はトランジスタ（３）の蓄
積時間ｔ８ を利用して導通状態を保持している。こ
の結果トランジスタ（３）の蓄積時間が大きくても、蓄
積時間がトランジスタ（３）の導通期間に含まれる様に
順方向パルス（Ｉ、、）のパルス巾を設定すれば良く、
また逆方向パルス（Ｉ＝２）の印力口により直ちにトラ
ンジスタ（３）をターンオフできる。更に下降時間も従
来方法に比べて約ｌ／４程度に改善できる。これは従来
方法では常にオーバードライブしていたためにトランジ
スタ（３）のコレクタ領域に過剰な蓄積キャリアがあっ
たのに対して、本発明ではコレクタ領域に蓄積キャリア
が少いために逆方向ベース電圧の印加により瞬時に蓄積
キャリアを強制的に吐き出すことができるからである。
第５図に斯上した高周波制御パルスを形成するための制
御回路（２）を示す。共通の基準パルスから二つのパル
ス巾変調回路（２１Ｊ（２２１によって異なるパルス巾
の第１ ’２６よび第２の制御パルスを形成し、これを
ドライブ回路（２３１（至）を介してトランジスタ（３
）に印加している。第１の制御パルスは第２の制御パ軽
量化を実現できる。
御回路（２）を示す。共通の基準パルスから二つのパル
ス巾変調回路（２１Ｊ（２２１によって異なるパルス巾
の第１ ’２６よび第２の制御パルスを形成し、これを
ドライブ回路（２３１（至）を介してトランジスタ（３
）に印加している。第１の制御パルスは第２の制御パ軽
量化を実現できる。
また本発明に用いる制゛御侶号を１つの基準パルスより
形成しているので、その制御回路（２）はシンプルな構
成となり且つ制御も安定して行なえる。
形成しているので、その制御回路（２）はシンプルな構
成となり且つ制御も安定して行なえる。
第１図および第２図は本発明を適用する一般的なスイッ
チングキレギュレータを説明する回路図、第３図は従来
のドライブ方法を説明する波形図、第４図は本発明によ
るドライブ方法を説明する波形図、第５図は本発明の制
御回路を説明するブロック図、第６図は本発明の制御回
路を具体化した回路図、第７図は第６図の回路の動作を
説明する波形図である。 王な図番の説明 ＜１１は整流平滑回路、 （２）は制御回路、 （３）
はスイッチングトランジスタ、 （４）はフェライトト
ランス、 しυ（２暗まパルスｒｐ変調回路、Ｃ２３）
シ弔はドライブ回路である。 第５！Ａ 第７図
チングキレギュレータを説明する回路図、第３図は従来
のドライブ方法を説明する波形図、第４図は本発明によ
るドライブ方法を説明する波形図、第５図は本発明の制
御回路を説明するブロック図、第６図は本発明の制御回
路を具体化した回路図、第７図は第６図の回路の動作を
説明する波形図である。 王な図番の説明 ＜１１は整流平滑回路、 （２）は制御回路、 （３）
はスイッチングトランジスタ、 （４）はフェライトト
ランス、 しυ（２暗まパルスｒｐ変調回路、Ｃ２３）
シ弔はドライブ回路である。 第５！Ａ 第７図
Claims (1)
- （１）交流電源に接続された整流平滑回路とトランスと
スイッチングトランジスタと制御回路とを備え、該制御
回路から出力される高周波制御パルスを前記スイッチン
グトランジスタに印加してスイッチングさせ前記トラン
スの２次側に安定化電圧を得るスイッチングレギュレー
タに於いて、前記制御回路を２つのパルス巾変調回路で
構成し、基準パルスを印加して異なるパルス巾の第１及
び第２の制御パルスを出力し、該第１の制御パルスで前
記スイッチングトランジスタを導通させ、前記第２の制
御パルスで前記スイッチングトランジスタを遮断させる
ことを特徴とするスイッチング、゛レギュレータ。 （２、特許請求の範囲第１項に於いて、前記第１の制御
パルスから順方向パルスを形成し、前記第２の制御パル
スから逆方向パルスを形成することを特徴とするスイッ
チングレギュレータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3513283A JPS59159669A (ja) | 1983-03-02 | 1983-03-02 | スイツチング・レギユレ−タ |
| US06/560,196 US4510563A (en) | 1983-02-25 | 1983-12-09 | Switching power supply |
| DE19843403173 DE3403173A1 (de) | 1983-02-25 | 1984-01-31 | Geschaltete stromversorgung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3513283A JPS59159669A (ja) | 1983-03-02 | 1983-03-02 | スイツチング・レギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59159669A true JPS59159669A (ja) | 1984-09-10 |
Family
ID=12433395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3513283A Pending JPS59159669A (ja) | 1983-02-25 | 1983-03-02 | スイツチング・レギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59159669A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03019217U (ja) * | 1989-07-05 | 1991-02-26 | ||
| JPH0461820U (ja) * | 1990-10-03 | 1992-05-27 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56109037A (en) * | 1980-01-31 | 1981-08-29 | Jeol Ltd | Driving circuit for field effect transistor |
| JPS61993A (ja) * | 1984-03-16 | 1986-01-06 | シ−メンス、アクチエンゲゼルシヤフト | メモリのアドレス指定回路 |
-
1983
- 1983-03-02 JP JP3513283A patent/JPS59159669A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56109037A (en) * | 1980-01-31 | 1981-08-29 | Jeol Ltd | Driving circuit for field effect transistor |
| JPS61993A (ja) * | 1984-03-16 | 1986-01-06 | シ−メンス、アクチエンゲゼルシヤフト | メモリのアドレス指定回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03019217U (ja) * | 1989-07-05 | 1991-02-26 | ||
| JPH0461820U (ja) * | 1990-10-03 | 1992-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4843532A (en) | Regulating pulse width modulator for power supply with high speed shutoff | |
| KR960027297A (ko) | 스위칭 전원장치용 컨트롤러 및 이를 이용한 스위칭 전원장치 | |
| JPH07101987B2 (ja) | 電源供給装置 | |
| US5357078A (en) | Precision linear variable current control | |
| EP0079130B1 (en) | Reactive snubber for inductive load clamp diodes | |
| JPS61142964A (ja) | 電力同期整流器 | |
| JPS59159669A (ja) | スイツチング・レギユレ−タ | |
| JP2001069756A (ja) | スイッチング電源装置 | |
| US4066916A (en) | Transistor drive circuits | |
| US3493895A (en) | Current ffedback oscillator with initial overdrive | |
| JP3268118B2 (ja) | 直流安定化電源装置 | |
| JP2679585B2 (ja) | スイッチング電源回路 | |
| JPS59110376A (ja) | スイツチングレギユレ−タ | |
| JPS59156159A (ja) | スイツチング・レギユレ−タ | |
| JPH06106023B2 (ja) | スイッチング電源用のスイッチング装置 | |
| SU955420A1 (ru) | Устройство дл управлени полупроводниковыми ключами | |
| KR100221455B1 (ko) | 스위칭 로스 저감 전원장치 | |
| JPS58142624A (ja) | 位相制御回路 | |
| JPH11262258A (ja) | 広入力電圧範囲電源回路 | |
| JPH0350506B2 (ja) | ||
| KR900004667B1 (ko) | 고주파동작의 smps 회로 | |
| JPH0755056B2 (ja) | インバータ装置 | |
| JPS619173A (ja) | 電力スイツチング回路 | |
| JPS63262059A (ja) | ２石フオワ−ド形スイツチングレギユレ−タの制御方式 | |
| JPH04105416A (ja) | スイッチングトランジスタ駆動回路 |