JPS59156074A - デ−タ復号装置 - Google Patents
デ−タ復号装置Info
- Publication number
- JPS59156074A JPS59156074A JP3117383A JP3117383A JPS59156074A JP S59156074 A JPS59156074 A JP S59156074A JP 3117383 A JP3117383 A JP 3117383A JP 3117383 A JP3117383 A JP 3117383A JP S59156074 A JPS59156074 A JP S59156074A
- Authority
- JP
- Japan
- Prior art keywords
- code
- decoding
- length
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明状画像ファイル又はファクシミリ装置のデータ復
号装置に関する０特にモディファイド・ハフマン（Ｍ＠
Ｈ）符号によりランレングス符号化されて記憶ないしは
伝送された画像信号の高速復号化に有効である０ 従来この種の装置においては復号変換の処理速度が一定
ではなく、従って副走査速度が可変速のプリンタ装置を
必要とする欠点があったＯこのためもし副走査速度が一
定の高速静電プリンタに出力する時は−Ｈ１ページ分の
バックアメモリに展開して行なう必要があった０又マイ
クロプロセツサを用いたソフトウェア処理で行なってい
たので、高速化に限界があった。 本発明社高速化を図り１個の符号語に対して数百ナノ秒
程度で変換できる様構成したものでるる。 又ハードウェアにより構成したものである。また副走査
速度が一定で萬速なプリンタ装置に対して直接接続可能
にしたものである。従ってリアルタイムに変換でき、従
来必要であった１ペ一ジ分のバッファメモリを不要にで
きる。よって小容辷の画像情報ファイルから速やかなプ
リントアウトが可能となった。 次に図示の実施例にもとづき本発明の詳細な説明する。 第１図は本発明によるＭＨ符号の復号器の概略ブロック
図である。図中１は画面メモリでここにはＭＨ符号化さ
れた画像信号が記憶されているｏｌとして画像ファイル
メモリがある。ここからのデータは２４ビツトパラレル
で出力又はその型式に変換されて出力される。２はリー
ドアドレスカウンタで画面メモリ１のリードアドレスを
与えるためのカウンタである。 ６はパラレル・シリアル変換器である。画面メモリ１か
らの出力データ線Ｏルは相対速度を上げるために２４ビ
ツト構成になっている。６は２４ビツトのデータを８ビ
ツトのデータ６個に分割し８ビツト毎にシリアル変換す
るためのパラレル・シリアル変換器である。従ってこの
変換回路３は８ビツトのデータを６回シフトしたらリー
ドアドレスカウンタ２を１個歩進するための６進カウン
タ１０１（第２図）を含んでいる。従って２４ビツトを
そのままシフトレジスタにより変換することによる時間
遅れを防止できる０ ４はトライステート・バッファ群で、シリアル変換され
たデータ１４の中から、オフセットレジスタ９の示すオ
フセット値１５のデータを先頭とする連続した最大１６
個のデータをラン長デコードＲＯＭ５及びコード長デコ
ードＲＯＭ７に入力するためのものである０ここでオフ
セット値とは８ビツト毎にパラレルシフトされたシリア
ルデータＤｏ−Ｄ２５のどの位置からＭＨ符号を抜き取
るかを示すデータである。従って具体的には１６ビツト
のトライステートバッファを複数個（１４個）用意して
その入力線は１ビツトずつずらして信号線１４に接続し
、出力祿はワイヤードオア接続することによって構成し
ている。そのトライステートバッファ群の中の１個を選
択すれば任意のデータシフトが笑行できる。つまりバッ
ファのどれか１つをコード長毎にイネプルすると１６ビ
ツト内のコードデータを瞬時に得ることができる０オフ
セツト値１５をバッファ選択信号線１６に変換するのが
オフセットデコーダ１０である０従って８ビツト構成で
あってもＭＨの可変調符号を簡単にかつ高速で読取るこ
とができる０ ラン長デコードＲＯＭに入力されたＭＨ符号はここでラ
ン長に変換される０すなわちラン長デコードＲＯＭは、
ＭＨ符号をアドレスにし、それに対応するラン長を出力
データとする様に構成した変換テーブルであるＯ Ｒ０Ｍ出力のラン長はラン長カウンタ６によって計数さ
れ、黒又は白のビット数、白ビツト数が出ヤリアウト（
ｉ＝ｔｃｏ）で次のラン長をロードするト共ニトグルフ
リツプフｐッグ１６を反転してその出力とカウンタ出力
とにより黒ビツト群、白ビツト群が交互に連続したＶｉ
ｄｅｏ信号を得る。 ７はコード長デコードＲＯＭで、ＭＨ符号をアドレスに
し、そのＭＨ符号のコード長を出力データとする様に構
成した変換テーブルである。コート。 長１７は加算器群８を介してオフセットレジスタ９に加
算される。いま人力Ｃ，Ｄ及びＥ ｄｉ共に
号装置に関する０特にモディファイド・ハフマン（Ｍ＠
Ｈ）符号によりランレングス符号化されて記憶ないしは
伝送された画像信号の高速復号化に有効である０ 従来この種の装置においては復号変換の処理速度が一定
ではなく、従って副走査速度が可変速のプリンタ装置を
必要とする欠点があったＯこのためもし副走査速度が一
定の高速静電プリンタに出力する時は−Ｈ１ページ分の
バックアメモリに展開して行なう必要があった０又マイ
クロプロセツサを用いたソフトウェア処理で行なってい
たので、高速化に限界があった。 本発明社高速化を図り１個の符号語に対して数百ナノ秒
程度で変換できる様構成したものでるる。 又ハードウェアにより構成したものである。また副走査
速度が一定で萬速なプリンタ装置に対して直接接続可能
にしたものである。従ってリアルタイムに変換でき、従
来必要であった１ペ一ジ分のバッファメモリを不要にで
きる。よって小容辷の画像情報ファイルから速やかなプ
リントアウトが可能となった。 次に図示の実施例にもとづき本発明の詳細な説明する。 第１図は本発明によるＭＨ符号の復号器の概略ブロック
図である。図中１は画面メモリでここにはＭＨ符号化さ
れた画像信号が記憶されているｏｌとして画像ファイル
メモリがある。ここからのデータは２４ビツトパラレル
で出力又はその型式に変換されて出力される。２はリー
ドアドレスカウンタで画面メモリ１のリードアドレスを
与えるためのカウンタである。 ６はパラレル・シリアル変換器である。画面メモリ１か
らの出力データ線Ｏルは相対速度を上げるために２４ビ
ツト構成になっている。６は２４ビツトのデータを８ビ
ツトのデータ６個に分割し８ビツト毎にシリアル変換す
るためのパラレル・シリアル変換器である。従ってこの
変換回路３は８ビツトのデータを６回シフトしたらリー
ドアドレスカウンタ２を１個歩進するための６進カウン
タ１０１（第２図）を含んでいる。従って２４ビツトを
そのままシフトレジスタにより変換することによる時間
遅れを防止できる０ ４はトライステート・バッファ群で、シリアル変換され
たデータ１４の中から、オフセットレジスタ９の示すオ
フセット値１５のデータを先頭とする連続した最大１６
個のデータをラン長デコードＲＯＭ５及びコード長デコ
ードＲＯＭ７に入力するためのものである０ここでオフ
セット値とは８ビツト毎にパラレルシフトされたシリア
ルデータＤｏ−Ｄ２５のどの位置からＭＨ符号を抜き取
るかを示すデータである。従って具体的には１６ビツト
のトライステートバッファを複数個（１４個）用意して
その入力線は１ビツトずつずらして信号線１４に接続し
、出力祿はワイヤードオア接続することによって構成し
ている。そのトライステートバッファ群の中の１個を選
択すれば任意のデータシフトが笑行できる。つまりバッ
ファのどれか１つをコード長毎にイネプルすると１６ビ
ツト内のコードデータを瞬時に得ることができる０オフ
セツト値１５をバッファ選択信号線１６に変換するのが
オフセットデコーダ１０である０従って８ビツト構成で
あってもＭＨの可変調符号を簡単にかつ高速で読取るこ
とができる０ ラン長デコードＲＯＭに入力されたＭＨ符号はここでラ
ン長に変換される０すなわちラン長デコードＲＯＭは、
ＭＨ符号をアドレスにし、それに対応するラン長を出力
データとする様に構成した変換テーブルであるＯ Ｒ０Ｍ出力のラン長はラン長カウンタ６によって計数さ
れ、黒又は白のビット数、白ビツト数が出ヤリアウト（
ｉ＝ｔｃｏ）で次のラン長をロードするト共ニトグルフ
リツプフｐッグ１６を反転してその出力とカウンタ出力
とにより黒ビツト群、白ビツト群が交互に連続したＶｉ
ｄｅｏ信号を得る。 ７はコード長デコードＲＯＭで、ＭＨ符号をアドレスに
し、そのＭＨ符号のコード長を出力データとする様に構
成した変換テーブルである。コート。 長１７は加算器群８を介してオフセットレジスタ９に加
算される。いま人力Ｃ，Ｄ及びＥ ｄｉ共に
〔０〕の時
は、もとのオフセット値１５が加算器群８０Ａ入力に入
り、コード長１７がＢ入力に入って〜・ルノテ、オフセ
ットレジスタにクロックが印刀口されると新たなオフセ
ット値１５は、 新たなオフセット値二元のオフセツＮＵ＋コード長とな
る。この値紘今デコードしたＭＨ符号の次のＭＨ符号の
先頭オフセット値を与える０つまりｎＩＪにデコードさ
れたＭＨの符号長分だけシフトした所のデータが読めて
次のＭＨが判断できる。この様にして長さが一定で、な
いＭＨ符号のデコート°め；次々に行なえる訳である。 ところでパラレルシリアル変換６乙の長さはＭ限である
から、補正が必要である。これはオフセット値１５が〔
８〕を越えた場合にコンノ（レータ１１テ判定してパラ
レルシリアル変換器６を８ビツト歩進すると共に加算器
群８０Ｅ入力に〔−８〕を印加する。この場合のオフセ
ット値は ！？たなオフセット値二元のオフセット値十コード長−
８となってデータが８ビツトシフトすると共にオフセッ
ト１直も同じたけシフトするからデータとオフセット値
の相対位置は不変である。８ピツト歩進社前述の如くバ
ッファ、デコーダ、３進カウンタで行ない、３進カウン
タが〔２〕になる毎にメモリを続出す。従ってオフセッ
トレジスタ９がら見たシ！Ｊ ７ｈｆ−夕１４は無限に
長いシリアルデータでちるかの様に見える。 ＥＯＬ符号（１之イン終了を示す同期信号）については
専用のデコーダでデコードする。すなわちＥＯＬデコー
ダ群１２でるり、これは後述の如く前述バッファ群４と
同様１６ケのＰＡＬで構成し、１ピツトづつシフトした
シリアルデータをデコードし、どれかのＰＡＬがＥＯＬ
を検出すると１６人力オアゲートによりＥＯＬを出力す
る。ＥＯＬデコーダ群のどれかがＥＯＬ信号をデコード
した時にはＥＯＬ％出信号線１８がＨｉレベルになりト
グルフリップフロップ１６をリセットすると共に加算器
群８０入力のうち＾、Ｂ及びＥを無視してＣ及びＤのみ
刀Ｉ］算出力する様にする。ＣにはＫＯＬ符号の符号長
である〔１２〕が、またＤにはＥＯＬ符号が検出された
オフセット値１９が印加される０この結果オフセット値
１５の値は次の様になる０新たなオフセット値： ＥＯ
Ｌデコーダ群のオフセット値＋１２ＥＯＬ符号だけ専用
のハードウェアでデコードするのは誤動作があった場合
にエラーをその行だけで食い止め全画面にエラーが波及
するのを防止するためである。もしエラーがなければ加
算器群８の入力はＥＯＬ検出時は、ＢとＣは当然等しく
、またＤはＡとＥの和に等しくなる。 ることかできる。 ゛ 次に第２図を用いて詳細に説明する。 第１図と共通の構成要素には同一の番号を付与しである
。画面メモリ（図示せず）からの出力（１ワード２４ビ
ツト）を一旦Ｄランチ１００でラッチする。ラッチする
タイミングは６進カウンタ１０１のリプルキャリアウド
がＨｌになりかつコンパレータ１１のＡ）Ｂ出力がＨｌ
になった時である。 ラッチされたデータｎｏ−１）ｚｓを８ビツトづつ分は
トライステートバッファ１０２，１０３及び１０４を介
してＤラッチ１０５にワイヤードオアで入力されている
。Ｄラッチ１０５，１０６及び１０７により８ビツトパ
ラレル、バイトシリアルの形でパラレル・シリアル変換
される。よってバッファ１０８，１０９・・拳には各々
Ｄｏ ”’−Ｌ１７ ｒ ＤＩ −Ｄ８・・・が格納さ
れる。シリアル変換された出力Ｉ）ｏ−Ｉ）２ｇの内ト
ライステート・バッフ７群４で任意の連続した８ビツト
が選択される。たとえばトライ・ステート・バッファ１
１０が選択されればＤ２〜Ｄ９がラン長デコードＲＯＭ
５及びコード長デコードＲＯＭ側に伝達される。 八 ＭＨ符号のコード民社最大１３であるから本来とのトラ
イステート参バッファ群は１３ビツト長のものが必要だ
がＭＨ符号の特徴により先頭の連続した１個、４個また
は５個の＠＼”を別の回路でデコードする事により８ビ
ツトにｕ約−ｃ ＊ ル。１１２が先頭の連続した＼”
をデコードするためのＰＡＬでちる。ＰＡＬはプログラ
マブル−アレー・ロジックの略で米国モノリシック・メ
モリーズ社の商標である。ここにたとえばＰＡＬ１８Ｌ
４というデバイスを２個用いて表１に示す様な論理でプ
ログラムすればオフセットレジスタ９からのオフセット
値の示す先頭アドレスから＼が１個もなけれは＼、少な
くとも＼が１個ある時は１、＼が４個ある時は２、＼が
５個ある時性３なる零ビツト判定出力信号を出力する。 この値はデータセレクタ１１３に入力されかつ、２つの
ＲＯＭに２つのアドレス選択データとして入力される。 データセレクタ１１６紘零ビツト判定信号をもとに２進
数（０）、（１）。 〔４〕及び〔５〕を選択して出力する。データセレクタ
１１３の出力は加算器１１４でオフセット値と加算され
てオフセットデコーダ１０に印加される。 従ってトライステートバッファ群４の中から選択される
バッファは、データセレクタ１１６の出力魚介だけさら
にシフトした所から、例えば＼が１つの時は右へ１つバ
ッファをとばしたバッファから連続して８個のデータを
出力する。 バッファ群４からのシフト出力によるコード長の蓄積が
８を超えるとオフセットレジスタ９の出力が８ｔ−越え
るのでコンパレータ１１がそれを判断して変換回路６を
作動する。つまりラッチ１０５〜１０７が８ビツト上に
シフトする。従って例えばラッチ１０７０１〜８ビツト
がバッファ１０８の１〜８ビツト目に、又１０７の２〜
８とラッチ１０６０１ビツト目がバッファ１０９０１〜
８ビツト目にとい蕩 う温合に各バッファとラッチとがビット接続されている
ので、例えば１０番目のバッファデータと同じものが２
査目のバッファに格納される。 ラン長ＲＯＭ５に書き込まれた数値は、アドレス線にラ
ンレングス符号をデータ線にラン長を割り当てている。 ＡｓｏＫ黒／白信号入力を、Ａ８〜９に零ビツト判定信
号を、Ａｏ〜７にＭＩ（符号を入力する。表２にラン長
デコードＲＯＭとコード長デコードＲＯＭのプログラム
例を示す。メークアップコードのラン長は６４の倍数な
のでＲＯＭに紘うン長を６４で割った値を書いておき、
６ビツトシフト回路−１１５で仮で６４倍して正確なラ
ン長を得る。つまり６ビツト上位シフトし、下位６ビツ
トにＯをセットして出力する。ＲＯＭの０８をメークア
ップ・コード／ターミネイトーコード（６６以下のラン
長）判定信号出力（ＶＴ ）に当てている。メークアッ
プコードが出力された時はインバータ１１６．ゲート１
１７によってトグル・７リツグ・フロップ１３を反転さ
せない０ＥＯＬ符号では”白”にリセットする。この様
にしてランレングスＲＯＭの答量を少なくできる。 コード長は加算器１１８でオフセット４にと加算される
。その値は通常ｕ Ａ ４４１が選択されているデータ
、セレクタ１１９及び加算器１２０を介してオフセラ子
レジスタ９に印加されている。データセレクタ１２１岐
通常は
は、もとのオフセット値１５が加算器群８０Ａ入力に入
り、コード長１７がＢ入力に入って〜・ルノテ、オフセ
ットレジスタにクロックが印刀口されると新たなオフセ
ット値１５は、 新たなオフセット値二元のオフセツＮＵ＋コード長とな
る。この値紘今デコードしたＭＨ符号の次のＭＨ符号の
先頭オフセット値を与える０つまりｎＩＪにデコードさ
れたＭＨの符号長分だけシフトした所のデータが読めて
次のＭＨが判断できる。この様にして長さが一定で、な
いＭＨ符号のデコート°め；次々に行なえる訳である。 ところでパラレルシリアル変換６乙の長さはＭ限である
から、補正が必要である。これはオフセット値１５が〔
８〕を越えた場合にコンノ（レータ１１テ判定してパラ
レルシリアル変換器６を８ビツト歩進すると共に加算器
群８０Ｅ入力に〔−８〕を印加する。この場合のオフセ
ット値は ！？たなオフセット値二元のオフセット値十コード長−
８となってデータが８ビツトシフトすると共にオフセッ
ト１直も同じたけシフトするからデータとオフセット値
の相対位置は不変である。８ピツト歩進社前述の如くバ
ッファ、デコーダ、３進カウンタで行ない、３進カウン
タが〔２〕になる毎にメモリを続出す。従ってオフセッ
トレジスタ９がら見たシ！Ｊ ７ｈｆ−夕１４は無限に
長いシリアルデータでちるかの様に見える。 ＥＯＬ符号（１之イン終了を示す同期信号）については
専用のデコーダでデコードする。すなわちＥＯＬデコー
ダ群１２でるり、これは後述の如く前述バッファ群４と
同様１６ケのＰＡＬで構成し、１ピツトづつシフトした
シリアルデータをデコードし、どれかのＰＡＬがＥＯＬ
を検出すると１６人力オアゲートによりＥＯＬを出力す
る。ＥＯＬデコーダ群のどれかがＥＯＬ信号をデコード
した時にはＥＯＬ％出信号線１８がＨｉレベルになりト
グルフリップフロップ１６をリセットすると共に加算器
群８０入力のうち＾、Ｂ及びＥを無視してＣ及びＤのみ
刀Ｉ］算出力する様にする。ＣにはＫＯＬ符号の符号長
である〔１２〕が、またＤにはＥＯＬ符号が検出された
オフセット値１９が印加される０この結果オフセット値
１５の値は次の様になる０新たなオフセット値： ＥＯ
Ｌデコーダ群のオフセット値＋１２ＥＯＬ符号だけ専用
のハードウェアでデコードするのは誤動作があった場合
にエラーをその行だけで食い止め全画面にエラーが波及
するのを防止するためである。もしエラーがなければ加
算器群８の入力はＥＯＬ検出時は、ＢとＣは当然等しく
、またＤはＡとＥの和に等しくなる。 ることかできる。 ゛ 次に第２図を用いて詳細に説明する。 第１図と共通の構成要素には同一の番号を付与しである
。画面メモリ（図示せず）からの出力（１ワード２４ビ
ツト）を一旦Ｄランチ１００でラッチする。ラッチする
タイミングは６進カウンタ１０１のリプルキャリアウド
がＨｌになりかつコンパレータ１１のＡ）Ｂ出力がＨｌ
になった時である。 ラッチされたデータｎｏ−１）ｚｓを８ビツトづつ分は
トライステートバッファ１０２，１０３及び１０４を介
してＤラッチ１０５にワイヤードオアで入力されている
。Ｄラッチ１０５，１０６及び１０７により８ビツトパ
ラレル、バイトシリアルの形でパラレル・シリアル変換
される。よってバッファ１０８，１０９・・拳には各々
Ｄｏ ”’−Ｌ１７ ｒ ＤＩ −Ｄ８・・・が格納さ
れる。シリアル変換された出力Ｉ）ｏ−Ｉ）２ｇの内ト
ライステート・バッフ７群４で任意の連続した８ビツト
が選択される。たとえばトライ・ステート・バッファ１
１０が選択されればＤ２〜Ｄ９がラン長デコードＲＯＭ
５及びコード長デコードＲＯＭ側に伝達される。 八 ＭＨ符号のコード民社最大１３であるから本来とのトラ
イステート参バッファ群は１３ビツト長のものが必要だ
がＭＨ符号の特徴により先頭の連続した１個、４個また
は５個の＠＼”を別の回路でデコードする事により８ビ
ツトにｕ約−ｃ ＊ ル。１１２が先頭の連続した＼”
をデコードするためのＰＡＬでちる。ＰＡＬはプログラ
マブル−アレー・ロジックの略で米国モノリシック・メ
モリーズ社の商標である。ここにたとえばＰＡＬ１８Ｌ
４というデバイスを２個用いて表１に示す様な論理でプ
ログラムすればオフセットレジスタ９からのオフセット
値の示す先頭アドレスから＼が１個もなけれは＼、少な
くとも＼が１個ある時は１、＼が４個ある時は２、＼が
５個ある時性３なる零ビツト判定出力信号を出力する。 この値はデータセレクタ１１３に入力されかつ、２つの
ＲＯＭに２つのアドレス選択データとして入力される。 データセレクタ１１６紘零ビツト判定信号をもとに２進
数（０）、（１）。 〔４〕及び〔５〕を選択して出力する。データセレクタ
１１３の出力は加算器１１４でオフセット値と加算され
てオフセットデコーダ１０に印加される。 従ってトライステートバッファ群４の中から選択される
バッファは、データセレクタ１１６の出力魚介だけさら
にシフトした所から、例えば＼が１つの時は右へ１つバ
ッファをとばしたバッファから連続して８個のデータを
出力する。 バッファ群４からのシフト出力によるコード長の蓄積が
８を超えるとオフセットレジスタ９の出力が８ｔ−越え
るのでコンパレータ１１がそれを判断して変換回路６を
作動する。つまりラッチ１０５〜１０７が８ビツト上に
シフトする。従って例えばラッチ１０７０１〜８ビツト
がバッファ１０８の１〜８ビツト目に、又１０７の２〜
８とラッチ１０６０１ビツト目がバッファ１０９０１〜
８ビツト目にとい蕩 う温合に各バッファとラッチとがビット接続されている
ので、例えば１０番目のバッファデータと同じものが２
査目のバッファに格納される。 ラン長ＲＯＭ５に書き込まれた数値は、アドレス線にラ
ンレングス符号をデータ線にラン長を割り当てている。 ＡｓｏＫ黒／白信号入力を、Ａ８〜９に零ビツト判定信
号を、Ａｏ〜７にＭＩ（符号を入力する。表２にラン長
デコードＲＯＭとコード長デコードＲＯＭのプログラム
例を示す。メークアップコードのラン長は６４の倍数な
のでＲＯＭに紘うン長を６４で割った値を書いておき、
６ビツトシフト回路−１１５で仮で６４倍して正確なラ
ン長を得る。つまり６ビツト上位シフトし、下位６ビツ
トにＯをセットして出力する。ＲＯＭの０８をメークア
ップ・コード／ターミネイトーコード（６６以下のラン
長）判定信号出力（ＶＴ ）に当てている。メークアッ
プコードが出力された時はインバータ１１６．ゲート１
１７によってトグル・７リツグ・フロップ１３を反転さ
せない０ＥＯＬ符号では”白”にリセットする。この様
にしてランレングスＲＯＭの答量を少なくできる。 コード長は加算器１１８でオフセット４にと加算される
。その値は通常ｕ Ａ ４４１が選択されているデータ
、セレクタ１１９及び加算器１２０を介してオフセラ子
レジスタ９に印加されている。データセレクタ１２１岐
通常は
〔０〕を選択していて、コンパレーク１１がオフ
セット値の８より大なるを検出したる時に、〔−８〕を
選択する。従って加算器１２０により１１８による過去
の蓄積を８だけ減する。同時にゲート１２２を開きラッ
チ１０５，１０６及び１０７の値を８ビツトシフトする
。また６進カクンタを１個歩進し、その結果リプルキャ
リーアウトが出ればリードアドレスカクンタ２を歩進す
る。 １２４〜１２７はＥＯＬ符号デコード用のＰＡＬである
。たとえばＰＡＬ１６Ｌ６ｔ−用いて次の様な論理をプ
ログラムする墨によってＥＯＬ符号がデコードできる。 Ｅ ＝／Ａｏ −Ｘ／Ａｌ ＊／Ａ２ Ｈ／Ａａ ％／
５ｅａｓ” ”／ＡＩＯ舛／Ａｎ ＊／Ａｔｚ １２８はどのＰＡＬがＥＯＬ符号をデコードしたかを判
定して出力するデコーダである０ＥＯＬが検出されると
エンコーダ１２８によりとのＰＡＬで発生したかを判定
しそこからＥＯＬの分だけオフセット出力をジャンプす
る様エンコーダ４０出力忙〔１２〕を刃口えて１１９を
介しオフセット出力を再セットする。 尚ゼロのラン長に対応する方法として本発明は２ワ一ド
程度のＦｉ−Ｆ［］バッファを必要とするが彼号器のク
ロックを２倍にする事によりこのバッファを不要とする
ことができる。 又本発明はメモリ等からのＢ、Ｇ、Ｒ又はＹ。 Ｍ、Ｃのカラーｉ［ｉｉＩ像符号化データをカラー別に
復号することにも応用できる。 以上説明したように、本例によるＭＨ符号の復号器は１
個のＭＨ符号のデコードを１システムクロック以内にデ
コードする帛が可能なのできわめて高速なＭＨ符号の復
号器が実現できる。従って画素が圧縮格納された電子フ
ァイルと高速プリンタとの対応が可能となる。 又ＭＨ符号のデコードに関しては本来は１３ビツト長の
信号線を見てデコードしなければならないが、本例では
零の連続するコードを分割してデコードする事により、
主デコーダは８ビツト長の信号線を見るだけで可能とな
り、従って変換用ＲＯＭは低価格なものですむ。 又本例は、エラーデータが全画面に与える悪影響を防止
することができる。
セット値の８より大なるを検出したる時に、〔−８〕を
選択する。従って加算器１２０により１１８による過去
の蓄積を８だけ減する。同時にゲート１２２を開きラッ
チ１０５，１０６及び１０７の値を８ビツトシフトする
。また６進カクンタを１個歩進し、その結果リプルキャ
リーアウトが出ればリードアドレスカクンタ２を歩進す
る。 １２４〜１２７はＥＯＬ符号デコード用のＰＡＬである
。たとえばＰＡＬ１６Ｌ６ｔ−用いて次の様な論理をプ
ログラムする墨によってＥＯＬ符号がデコードできる。 Ｅ ＝／Ａｏ −Ｘ／Ａｌ ＊／Ａ２ Ｈ／Ａａ ％／
５ｅａｓ” ”／ＡＩＯ舛／Ａｎ ＊／Ａｔｚ １２８はどのＰＡＬがＥＯＬ符号をデコードしたかを判
定して出力するデコーダである０ＥＯＬが検出されると
エンコーダ１２８によりとのＰＡＬで発生したかを判定
しそこからＥＯＬの分だけオフセット出力をジャンプす
る様エンコーダ４０出力忙〔１２〕を刃口えて１１９を
介しオフセット出力を再セットする。 尚ゼロのラン長に対応する方法として本発明は２ワ一ド
程度のＦｉ−Ｆ［］バッファを必要とするが彼号器のク
ロックを２倍にする事によりこのバッファを不要とする
ことができる。 又本発明はメモリ等からのＢ、Ｇ、Ｒ又はＹ。 Ｍ、Ｃのカラーｉ［ｉｉＩ像符号化データをカラー別に
復号することにも応用できる。 以上説明したように、本例によるＭＨ符号の復号器は１
個のＭＨ符号のデコードを１システムクロック以内にデ
コードする帛が可能なのできわめて高速なＭＨ符号の復
号器が実現できる。従って画素が圧縮格納された電子フ
ァイルと高速プリンタとの対応が可能となる。 又ＭＨ符号のデコードに関しては本来は１３ビツト長の
信号線を見てデコードしなければならないが、本例では
零の連続するコードを分割してデコードする事により、
主デコーダは８ビツト長の信号線を見るだけで可能とな
り、従って変換用ＲＯＭは低価格なものですむ。 又本例は、エラーデータが全画面に与える悪影響を防止
することができる。
第１図は本発明における俵号装置のブロック図、＆ｉ
２図はカ１図における詳細回路図であり、６はパラレル
シリアル笈換器、４はバッファ群である。 出願人 キャノン株式会社
２図はカ１図における詳細回路図であり、６はパラレル
シリアル笈換器、４はバッファ群である。 出願人 キャノン株式会社
Claims (1)
- （１）符号化された画像データ列を復号する際、０が続
くことを判別しその判別信号に従って復号化の際のデー
タ引出し制御を行なうことを特徴とするデータ復号装置
。 （２、特許請求の範囲第１項において、符号の初めに０
が複数個続く符号をデコードする場合、０がたとえば連
続して続く場合のみを専用にデコードするデコード回路
と、シリアルデータ列の任意の位置から連続したビット
データを引き出すゲート回路とを有し、上記デコード回
路、ゲート回路によりビットデータを引き出す位置を制
御する事を特徴とするデータ復号装置〇
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117383A JPS59156074A (ja) | 1983-02-25 | 1983-02-25 | デ−タ復号装置 |
| CA000447989A CA1228925A (en) | 1983-02-25 | 1984-02-22 | Data decoding apparatus |
| DE19843406624 DE3406624A1 (de) | 1983-02-25 | 1984-02-23 | Datendecodiereinrichtung |
| GB08404879A GB2138604B (en) | 1983-02-25 | 1984-02-24 | Data decoding |
| FR8402961A FR2541836B1 (fr) | 1983-02-25 | 1984-02-27 | Appareil de decodage de donnees et dispositif de traitement de donnees comprimees |
| US07/018,868 US4716471A (en) | 1983-02-25 | 1987-02-25 | Data decoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117383A JPS59156074A (ja) | 1983-02-25 | 1983-02-25 | デ−タ復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59156074A true JPS59156074A (ja) | 1984-09-05 |
| JPH053186B2 JPH053186B2 (ja) | 1993-01-14 |
Family
ID=12324046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117383A Granted JPS59156074A (ja) | 1983-02-25 | 1983-02-25 | デ−タ復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59156074A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102968A (en) * | 1979-01-31 | 1980-08-06 | Sharp Corp | Run-length decoding system for mh code |
-
1983
- 1983-02-25 JP JP3117383A patent/JPS59156074A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102968A (en) * | 1979-01-31 | 1980-08-06 | Sharp Corp | Run-length decoding system for mh code |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053186B2 (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5627917A (en) | Variable length coding system having a zig-zag FIFO for selectively storing each data coefficient and zero-run count | |
| US5162795A (en) | Coding and decoding apparatus of variable length data | |
| US4327379A (en) | Hardware implementation of 4-pixel code encoder | |
| US4494151A (en) | 4-Pixel run-length code for data compression | |
| US5022088A (en) | Image processing apparatus with provision for memory operation | |
| US4716471A (en) | Data decoding apparatus | |
| JPH0424907B2 (ja) | ||
| JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
| US5067023A (en) | Image data coding apparatus | |
| JPS59178077A (ja) | ２値画像のデ−タ圧縮方法 | |
| US4955061A (en) | Method and apparatus for processing an image signal | |
| JPH0460391B2 (ja) | ||
| US4499498A (en) | Run length decoding apparatus | |
| JPS59156074A (ja) | デ−タ復号装置 | |
| JPS59156073A (ja) | デ−タ復号装置 | |
| JP3063180B2 (ja) | 可変長符号復号回路 | |
| JPS60253372A (ja) | 画信号符号化方式 | |
| JPH053187B2 (ja) | ||
| JPH0569342B2 (ja) | ||
| JPS6341271B2 (ja) | ||
| JPS59218072A (ja) | 画像処理装置 | |
| JPS62149268A (ja) | 画像信号の符号化装置 | |
| JP2536489B2 (ja) | 圧縮デ−タ復号化装置 | |
| JPS5964969A (ja) | 符号復号化装置の画像信号生成装置 | |
| JPH0763151B2 (ja) | 可変長符号複号化回路 |