JPS62149268A - 画像信号の符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は画像信号の符号化装置に関し、特にランレング
スを用いた符号化に適した画像信号の符号化装置に間す
るものである。

〔従来技術〕

従来例によるＭＨ符号化器（エンコーダ）のブロック図
を第１４図に示す、第１４図において、１０１はシフト
レジスタ、１０２はランレングスカウンタ、１０３はラ
ン長ＲＯＭ、１０４はコード長ＲＯＭ、１０５はコード
長カウンタ、１０８は微分回路である。この回路の動作
はまず白、黒の２値レベルを示すべくデジタル化された
画像信号（ＶＩＤＥＯ）は微分回路ｌＯ８によって変化
分が取り出され、その変化点から変化点までの長さく画
素数）がランレングスカウンタ（ラン長カウンタ）１０
２でカウントされる。ランレングスカウンタのカウント
値、即ち、ランレングスデータ（ラン長）１０９は、−
７ｙ長ＲｏＭＩＯ３によってＭＨコード１１０に変換さ
れ、また、コード長ＲＯＭ１０４によって、そのＭＨコ
ードのコード長データ１１１に変換される。

ＭＨコード１１０の方は、パラレル−シリアル変換用の
シフトレジスタ１０１に微分回路８からの変化点信号に
対応したロードパルスＬＤによってロードされ、一方コ
ード長データ１１１の方は同じくロードパルスＬＤによ
ってコード長カウンタ１０５にロードされる。コード長
カウンタ１０５がコード長に相当する分だけカウント動
作する期間に渡ってシフトレジスタ１０１をシフトする
ので、シフトレジスタｌＯ１のシリアル出力端子１１２
にはＭＨコードが出力される。この従来例によるＭＨエ
ンコーダは以上の様であるが、ここでラン長ＲＯＭ１０
３（ａ）、及びコード長ＲＯＭ１０４（ａ）について、
入力／出力の関係を表にまとめると、第１表の様になる
。

次に従来例によるＭＨデコーダの一例を第１５図に示す
、第１５図において第１４図と共通の機能を有し、信号
の向きだけが異なる構成要素には同一の番号を付けであ
る。

第１５図において、１０７はトグル動作をするフリップ
フロップである。シフトレジスタ１０１にシリアル入力
されたＭＨコードは、パラレル出力端子Ｑｎに接続され
たラン長ＲＯＭ１０３とコード長ＲＯＭ１０４によって
、それぞれラン長データ１０９及びコード長データ゛　
１１１に変換される。ラン長データ１０９はランレング
スカウンタ１０２にロードされ、ランレングスカウンタ
１０２はランレングスをカウントし、カウント終了のた
びにフリップフロップ１０７を反転するので、ＶＩＤＥ
Ｏ信号として取り出せる。またコード長データ１１１の
方は、コード長カウンタ１０５にロードされ。

コード長カウンタ１０５はＭＨコード１１０のコード長
に相当する分だけカウント動作する期間に渡ってシフト
レジスタ１０１をシフトし。

新しいＭＨコードをシフト入力する。

デコーダのおおまかな動きは以上の通りであるが、ラン
長ＲＯＭ１０３　（ｂ）及びコード長ＲＯＭＩ　Ｏ４（
ｂ）の入出力関係をまとめると第２表の様になる。

第１表、及び第２表において、入力というのはＲＯＭの
アドレス選択線に割り付けるもので、出力というのは、
ＲＯＭのデータ線に割り付けるものである。各表中の数
字はそのために必要なアドレス線及びデータ線のビット
数である。

現在市場で入手可能なＰ−ＲＯＭは、１２８Ｋｂｉｔの
もので、 アドレス線　＝　１４本 データ線　二　　８木 であるから、ラン長ＲＯＭ１０３　（ａ）、（ｂ）につ
いては、夫々Ｐ−ＲＯＭを２個、コード表ＲＯＭ１０４
　（ａ）、（ｂ）にツいテは夫々Ｐ−ＲＯＭを１個使用
すれば一応実現可能である。

しかしながら、このＰ−ＲＯＭの髄膜は、まだそれほど
安価ではなく、しかも１つのシステム当りデコーダとエ
ンコーダを１組づつ内蔵すると、合計６個のＰ−ＲＯＭ
が必要になる訳である。

また、符号化に用いるコードがＭＨコードの場合には、
ラン長が６４ビツト以下と以上ととに分れており、それ
が表３に示す様に、ターミネイトコードはＡ６以上が全
てゼロ、またメークアップコードではＡ５以下が全てゼ
ロになる。従って、ＭＨコードの何ビットかはランレン
グスに拘らず常に定まった値であってこれらのためにア
ドレス線又はデータ線を用いるのは無駄である。

［目　　的］ 本発明は以上の点に鑑みてなされたもので、画像信号を
効率良く符号することの可能な画像信号の符号化装置を
提供することを目的とし、詳しくは、所定数未満のラン
レングスを符号化する第１の符号化手段と、所定数以上
のランレングスを符号化する第２の符号化手段とを有し
、ランレングスに応じて上記第１．第２の符号化手段を
選択して画像信号を符号化する画像信号の符号化装置を
提供することを目的とする。

〔実施例〕

以下本発明を図示の実施例にもとづき詳細に説明する。

第１図は本発明によるデコーダ部分の構成例である。図
において、ｌはシフトレジスタ。

２はランレングスカウンタ、３はラン長ＲＯＭ　。

４はコード長ＲＯＭ、５はコード長カウンタ。

６はコンパレータ、７はフリップフロップである。

動作説明する。ＭＨコードをシフトレジスタ１にシフト
完了した所でデコードを開始する。

デコード開始と共にまずランレングスカウンタ２が出力
すべき画素信号に同期したクロックＣＬＫのカウントを
開始する。カウントアツプ中のランレングスカウンタの
出力であるラン長データ９は、ラン長ＲＯＭ３（ａ）に
よってＭＨコード１０に逐一変換される。

次々に変化して行＜ＭＨコード１０はシフトレジスタ１
のパラレル出力１４とコンパレータ６で比較され、その
結果、もし一致してぃれば、出力線１３を°゛ＨＨパハ
イレベルる。一致しなければ“Ｌパ　（ローレベル）の
ままである。コンパレータ出力１３が“Ｌ″の時はラン
長カウンタ２はカウントを続け、′Ｈ”となった時にラ
ン長［φ］をロードする（クリアされる）、従って、ラ
ン長カウンタ２は、カウント出力をラン長ＲＯＭ３　（
ａ）で変換したＭＨコード１０と実際に入力したＭＨコ
ード１４とが一致するまでカウントアツプし、一致した
らゼロにクリアされて、再び次のランをカウント開始す
るというプロセスをくり返す。

一方ラン長データ９は、コード長ＲＯＭ４（ａ）でコー
ド長１１に変換され、コード長カウンタ５でコード長が
カウントされる。その結果、シフトレジスタｌには次の
ＭＨコードがシフトインされ、以上のプロセスをくり返
す事により、−散出力１３をフリップフロップ７でトグ
ルした結果がＶ　Ｉ　ＤＥＯ信号として取り出せる訳で
ある。

ここで用いるラン長ＲＯＭ３（ａ）とコード長ＲＯＭ４
（ａ）は、当然第１表に示したものと同じものが使用で
きる。

第２図は、第１図に示したブロック図のより詳細なブロ
ック図である。尚、第１図と同一の構成要素には同一の
番号を付与しである。同図において１５はＪ−にフリッ
プフロップ（ハンドシェイクコントローラ）、１６はＥ
ＯＬデコーダ、１７はＲＴＣデコーダ、１８はメークア
ップ／ターミネイト判定回路、１９はスリーステートバ
ッファである。

ＭＨコードを供給する側の回路（例えば、メモリ）とシ
フトレジスタ１とはハンドシェイク的にデータのやり取
りを行なう、すなわち、Ｃ０ＤＥ　、ＥＮＡＢＬＥの信
号線が“Ｈ１１の時にのみＭＨコードがシフトレジスタ
１に順次取り込まれ、“Ｌ”′の時にはシフトレジスタ
１のシフト動作は停止している。

同様に、デコードされたＶＩＤＥＯ信号の供給先（例え
ば、プリンタ）ともハンドシェーク的にデータの受は渡
しを行なう、そのための制御線がＶＩＤＥＯ−ＥＮＡＢ
ＬＥで、コノ線がＩｔ　１（ＩＩ　）時にＶＩＤＥＯが
有効で、°″Ｌ”（７）時は無効としている。

Ｊ−にフリップフロップ１５はＣ０ＤＥ−ＥＮＡＢ　Ｌ
Ｅ倍信号作ってシフトレジスタｌのシフト動作のコント
ロールを行なうためのものである。

第４図の動作例のタイミングチャートを第５図に示す、
Ｃ０ＤＥ−ＥＮＡＢＬＥは、おおむねＶ　Ｉ　ＤＥＯ−
ＥＮＡＢＬＥに等しく、従ッテＭＨコードのシフトレジ
スタへの取り込み動作とＶ　Ｉ　ＤＥＯ信号の送出動作
とは交互に行なう設計になっている。従って、また、コ
ード長カウンタ５のカウント動作と、ランレングスカウ
ンタ２のカウント動作とは交互に行なわれる。

第５図はランレングスカウンタ２がランレングスをカウ
ント途中の様子を示している。

ＥＯＬデコーダ１６はコードコンパレータ６とは独立に
シフトレジスタｌの出力を監視しており、もしライン同
期符号であるＥＯＬコードを発見したらコード長カウン
タ５にはＥＯＬコードのコード長［−１２］２をロード
し、ランレングスカウンタ２．とカラーレジスタ７をク
リアし、更にフリップフロップ１５をプリセットする様
になっている。その事によってデコーダの各部はどの様
な異常状態で動いていても初期状態に戻され、ＥＯＬコ
ードに続いて入力するＭＨコードとの同期が確立する。

同様にＲＴＣデコーダ１７もコードコンパレータ６とは
独立してシフトレジスタ１の出力データを見ていて、デ
ータ中にＲＴＣ符号（ＥＯＬ２回以上の連続信号）が含
まれていたら、ページの終了信号としてｃｐｕ　（図示
せず）に割り込み信号を送ってＲＴＣを検知した事を知
らせる。

メークアップ／タミネイト判定回路１８はランレングス
カウンタ２のカウント値が［６４］１０未満の時はター
ミネイト符号、［６４］１゜以上の時はメークアップ符
号として判別する回路である。

また、符号化に用いるコードがＭＨコードであるので、
ラン長が６４ビツト以下と以上とで、ターミネイトコー
ドとメークアップコードとに分れている。それが、第３
表に示す様に、ターミネイトコードではＡ６以上が全て
ゼロ。

またメークアップコードではＡ５以下が全てゼロになる
のでＰ−ＲＯＭのアドレス線をＡ　１１〜Ａ６及びＡ５
〜ＡＯで２分割し、アドレス線が６ビツトの小さなＰ−
ＲＯＭ２個で構成する。

この様な２分割の構成によると、使用するＰ−ＲＯＭの
容量は約半分で済む。

従って、前述のメークアップ／ターミネイト判定回路１
８の出力を、ラン長ＲＯＭ３　（ａ）をターミネイト用
３（ａ）Ｔと、メークアップ用３（ａ）Ｍとに分割しで
ある、これら２つのＲＯＭのチップセレクト信号として
用いる。そのため、ラン長ＲＯＭ３（ａ）のアドレス線
は一部省略できて、ＲＯＭ３（ａ）Ｔにはランレングス
カウンタ２の出力ＡＯ〜Ａ　５　ＲＯＭ３（ａ）Ｍには
Ａ６〜Ａ　１１のみを接続している。

コード長ＲＯＭ４（ａ）の方もラン長ＲＯＭ３（ａ）Ｔ
、３（ａ）Ｍと同様にメークアップ用とターミネイト用
に分割可能であるが、図面ではまとめて表示している。

トライステートバッファ１９は、先に述べた様にＥＯＬ
が見付かった時だけ、ＥＯＬデコーダ１６に出力に基づ
いてコード長カウンタ５に［−１２］をロードするため
のものである。

第３図のタイミングチャートをもとに第２図のブロック
図の動きを説明する。

第３図■のコンパレータ６の出力ＥＱＵがＨ”になった
所から考える。ＥＱＵがＨ”になると、フリップフロッ
プ１５がプリセット（正論理で説明）されるので、Ｃ０
ＤＥ−ＥＮＡＢＬＥは“”Ｈ”になり、シフトレジスタ
１がシフトを開始する一方、ＶＩ　ＤＥＯ−ＥＮＡＢＬ
Ｅは“°Ｌ”になる、また同時にカラーレジスタ７も反
転する。更に同時にコード長カウンタ５にはその時カウ
ントされいたランレングスカウンタ２の示すラン長に相
当するＭＨコードのコード長１１がコード長ＲＯＭ４（
ａ）よりロードされる。尚第３図においては、白のラン
レングス６のＭＨコード（１１１０）のコード長がロー
ドされる。また同時に、ランレングスカウンタ２にはｕ
［０］ｔｏがロードされる。

コード長ＲＯＭ４（ａ）の出力１１はコード長が２の補
数で書かれており、コード長カウンタ５には■のように
白のランレングス６のＭＨコードが４ビツトコードであ
るので、［−４１１ｏ　がロードされる。すなわち［１
１００１２がロードされる。（以上及び以下の説明中（
Ｉｎはｎ進斂であることを示す）。

コード長カウンタ５は、［−４，−３，−２゜−１］　
１０とカウントすると［−１１ｔｏの所でリップルキャ
リアウドＲＣＯが“Ｈ”になるから（■）その次のクロ
ックで、フリップフロップ１５は“°Ｌ゛′になり、Ｃ
０ＤＥ−ＥＮＡＢＬＥが“Ｌ　ＩＩになる。これにより
シフトレジスタｌは、シフト動作を停止する。つまり、
デコードが完了した４ビツトコード（白のランレングス
６のＭＨコード）が捨てられ新しいＭＨコードがシフト
レジスタ１の出力１４に現われた所でシフトが停止する
。

次に今度はランレングスカウンタ２が［０１１゜からカ
ウントを開始する。このとき、次のＭＨコードが黒のラ
ンレングス７（０００１１）、コードレングス５である
とする。

ランレングスカウンタ２の出力９は、［１゜２．３，４
，５，６．７］ＩＱとインクリメントとして行き、［７
］１ｏになった所（■）で、その時のラン長ＲＯＭ３（
ａ）の出力するＭＨコード１０がシフトレジスタｌの出
力１４と一致するからコンパレータ６の出力ＥＱＵが“
Ｈ”になる、この時コード長ＲＯＭ４（ａ）は黒のラン
レングス７を表わすＭＨコードのコード長の５の２の補
数［−５１１０、すなわち［１０１１１２を出力してい
るから、その値がＥＱＵによりコード長カウンタ５にロ
ードされる。また、ランレングスカウンタ２は［０］１
゜をロードして停止する。

次に今デコードしたＭＷコード（即ち、黒のランレング
ス７）のコード長が５ビツトである事が分かったので５
ビツト分のシフト動作をシフトレジスタ１に実行し、デ
コード完了法のその５ビツトコードをシフトして捨てる
（■）。

シフト完了後、今度は新しいＭＨコードとして、第３図
では白のランレングス３７．フードレングス８のコード
（０００１０１１０）が、シフトレジスタ１の出力１４
に現われた時のデコードの様子を示している。以後同様
のシーケンスをくり返しながらデコードを続けて行く。

以上の様に、入力したＭＨコードをラン長データに変換
するための専用テーブル等を用いずに、ラン長データを
ＭＨコードに変換するテーブルを用いることによりＭＷ
コードのデコード動作を実行することができる。

第４図は白のランレングス６のＭＨコードに続いて、黒
のランレングス６７のＭＨコードが入力した場合におけ
る、メークアップコードの処理方法を説明したものであ
る。■■■までのシーケンスは、第３図と同じである。

白のランレングス６のＭＨコードのデコードの後、シフ
トレジスタｌの出力１４には黒のランレングス６７を表
わすＭＨコードのうち、黒のランレングス６４のメーク
アップコード（００００００１１１１）が出力される。

■に引き続いてランレングスカウンタ２が［１゜２　、
３　、−−−−１　とカウントアツプし、やがて［６４
］１０の所でコンパレータのＥＱＵ出力が“°Ｈ”　（
■）になったとする、この時はメークアップ／ターミネ
イト判定回路１８の出力Ｍ／Ｔが“Ｈ”　（■）になる
ので、ＥＱＵ信号はアンドゲートで止められ、カラーレ
ジスタ７は反転しない（■）、以後の動作は第３図と同
様であり、シフトレジスタｌから黒のランレングス６４
を表わすメークアップコードの排出後、黒のランレング
ス３を表わすターミネイトコード（１０）をデコードし
、黒６４のメークアップコードと黒３のターミネイトコ
ードを連続してデコードして得られた黒６４＋３＝黒６
７のビデオ信号（ＶＩＤＥＯ）が取り出せる訳である。

第５図はＥＯＬコードをデコードした時の処理のタイミ
ングチャートを示す、■、■、（φの動作は第３図と同
じである。

ＥＯＬ検知回路１６は独立した回路で、シフトレジスタ
ｌの出力１４を常時監視している。

これはデコーダが誤動作を起こした時でもＥＯＬを検出
後は再び正しく一デコードを続ける様にするために種々
のレジスタを確実にリセットし直す必要があるからであ
る。

第５図、■で前のＭＨコード（即ち、白のランレングス
６のＭＨコード）をシフトレジスタｌから排出完了後、
■の位置でＥＯＬデコーダ１６がＥＯＬコードを検出し
た場合、次のクロックで、コード長カウンタ５にトライ
ステートバッファ１９を介して［−１２］ｒｏをロード
しく坤）、同時にカラーレジスタをリセットしくｆゆ）
、又、Ｃ０ＤＥ−ＥＮＡＢＬＥを“Ｈ”にプリセットす
る（＠）。コード長カウンタ５のカウント動作によりＥ
ＯＬコードをシフトレジスタ１から排出後（Ｏ）、白の
ランレングス９のＨＭコードに対する通常のシーケンス
に移行する。この様に、ＥＯＬコードは独立したデコー
ダ１６で常時具ているので、データ誤り等でデコーダが
異常動作をした時でも、ＥＯＬコードが検出された後は
ランレングスカウンタ２を用いたデコード動作に拘りな
く正常動作に復帰する事ができる。ＲＴＣ検知回路１７
はＲＴＣを検知してｃｐｕに割り込み、ＲＴＣの検知し
た事を知らせる。

第６図は第２図におけるコードコンパレータ６のより詳
細なブロック図である。シフトレジスタ１から来るデー
タ線１４がＡＮＤゲート群２群上１してコンパレータ２
０のＢ入力に印加し、ラン長ＲＯＭ３　（ａ）から来る
データ約１０が、同コンパレータ２０のＡ入力に印加し
ている。モしてＡ入力とＢ入力のビット毎のデータを比
較して全ビットが一致すればＥＱＵ出力が“Ｈ°９にな
る様になっている。

ところでＭＨコードは可変長コードであるから、短かい
ＭＨコードの場合、次にどの様なコードが付くかは全く
予想が付かない、そのため、Ｍ）（コードの最大のコー
ド長の１３ビツトに合わせて、常に１３ビツトの比較を
していたら、ＥＱＵ出力は誤ったものになってしまう。

そこで、比較しているコード長に合わせて余分なデータ
がコンパレータ２０に入力されない様にする必要がある
。そのためのゲートがゲート群２１で、それを制御する
のがゲー）ＲＯＭ２２である。

ゲートＲＯＭ２２は入力されるコード長に合わせて、ゲ
ート群の開閉を行なっているその様子を第７図に示す。

以上の説明では、デコーダ機能を第１図をもとに詳細に
説明して来たが、次にエンコーダ機能を詳細に説明する
。エンコーダのブロック図を第８図に示す、第２図と同
一の機能要素には同一の番号を付与しである。

第８図において、８は微分回路、３０はＪ−にフリップ
フロップ回路、２９は加算器、２３は補数器、２５はＲ
ＣＯ出力直前タイミング検出回路、２６はＤラッチ、２
７はトライスシートバッファである。この回路の動作の
タイミングチャートを第９図に示す。

第９図で、ＶＩＤＥＯ信号が変化すると、（■）微分回
路８の出力２４が“Ｈ”になる。

このときランレングスカウンタ２のカウント値は６とな
っている。すると同時に、それまでカウントしていたラ
ンレングスカウンタ２のカウント出力９に対応するコー
ド長（［−４］１ｏ：白のランレングス６のＭＨコード
のコード長の補数）１１が、コード長カウンタ５にロー
ドされる。

また同時に、ランレングス［６］１ｏに対応したＭＨコ
ードｌＯがラン長ＲＯＭ３　（ａ）よりシフトレジスタ
ｌにロードされる。そして、同時にランレングスカウン
タ２は［０１１０にクリアされ、Ｃ０ＤＥ−ＥＮＡＢＬ
Ｅ用のフリツブフロップ１５は“Ｈ１１にセットされる
。

ＣＯ氾Ｅ−ＥＮＡＢＬＥが°“Ｈ”になるとエンコード
されたＭＨコードのシフトレジスターからのくり出しに
移る。この例では４ビツトのコード長と判定したので［
−４，−３，−２゜−ｌ］　１ｏとコード長カウンタ５
がカウントしシフトレジスターのＭＨコードが４ビツト
分になるので、■その時のランレングスか６３以下のタ
ーミネイトコードの時は、フリップフロップ１５の出力
は“°Ｌ”に落ちる。

フリップフロップ１５が“Ｌ　１１に落ちたあとは、ラ
ンレングスカウントモードに移り、次のラン長の計数を
再開する。次のランは黒ランの７ビツトの場合を示して
いる。

ＶＩＤＥＯ信号の変化がない状態が６４ビツト以上と統
〈とＭＨコードとしてメークアップコードを送らなけれ
ばならなくなる。その判断をメークアップ／ターミネイ
ト判定回路１８で行なっており、６４以上の時はその出
力Ｍ／Ｔが“°Ｈ°′になるので、ラン長ＲＯＭとして
は、メークアップ用の３　（ａ）Ｍの方が選択されると
共に、その時、コード長カウンタ５のカウントが終了し
てＲＣＯがｌ　Ｈｌ“になっても、フリップフロップ１
５は“Ｌ　１１に落ちない様にする。

即ち、ランレングスカウント値が６４以上の場合、コー
ド長カウンタ５よりＲＣＯが出る１ビツト前（すなわち
、コード長カウンタ５のカウント値が［−２］１ｏにな
った時に、ＲＣＯ出力直前タイミング検出回路２５が、
パルスを発生しランレングスカウンタ２にロードパルス
を印加する。ランレングスカウンタ２のデータ入力とし
て［Ａｏ−Ａ５］には自分自身の値をロードし、［Ａｓ
−Ａ１１］には［Ａｅ〜Ａ１１］−［Ａ６〜Ａ１１］　
をロードする。

即ち、その結果ＡＯ〜Ａ５はターミネイトコード用のラ
ンレングスだから。元のままで、Ａ６〜Ａ　１１のメー
クアップコード用のランレングスが自分自身を減する形
でロードされる。

ランレングスが、２５６０ビツト以下の時はメークアッ
プコードは１個で良いので、ラン長データ９のＱ６〜Ｑ
１１は［ゼロ］になり、Ｑ。

〜Ｑ５のみが残る。これはターミネイトコードなので、
次のＲＣＯのタイミングで、コード長カウンタ５にはタ
ーミネイトコードのラン長がロードされ、かつシフトレ
ジスタｌにはそのラン長に対応したＭＨコードがラン長
ＲＯＭ３（ａ）よりロードされるので、順次ひきつづき
ターミネイトコードがシフトレジスタから出力される。

そのターミネイトコードがシフト完了すると。

以降は前に述べたのと同様のシーケンスでＶ　Ｉ　ＤＥ
Ｏ信号のカウントモードに移る。

各ラインの同期信号であるＨＳＹＮＣが入力した時には
、第１３図に示す如く、ＭＨコードとの同期を取るため
にいったんＪ−にフリップフロップ２１、を°Ｈ゛にす
るだけで何もしない。そしてＭＨコードのシフトアウト
が完了してコード長カウンタ５のＲＣＯが“′Ｈ”にな
った時にゲート２８を開き、シフトレジスターにトライ
ステートバッファ２７を介して直接ＥＯＬコードをロー
ドすると共に、コード長カウンタ５にはトライステート
バッファ１９を介して直接［−１２１２をロードする。

そしてＥＯＬコードをシフトレジスターからくり出した
後は、再び通常のラン長計数モードに移る。

第１０図は第８図のエンコーダに、Ｖ＄ＤＥＯとして黒
のランレングス６に続いて黒のランレングスｌ、白のラ
ンレングス１のパターンが入力した時のシーケンスを示
している。たとえその様な、そのラン長を表わすＭＨコ
ードがラン長より長いパターンが入力しても正しくエン
コードしている様子が分かる。

また、第１１図は黒のランレングス０、白のランレング
スＯのパターンのＶ　Ｉ　ＤＥＯが第８図のエンコーダ
に入力したときのエンコード動作を示している。

この様に、Ｖ　Ｉ　ＤＥＯの入力動作とエンコ−ド動作
とをハンドシェークにより同期せしめることにより、Ｖ
ＩＤＥＯを確実にエンコードすることが可能である。

第１２図は、第２図のデコーダと第８図のエンコーダを
合体してエンコードとデコードが、スイッチ切換で両方
共実行可能にしたものである。

同図においてＥ／Ｄはエンコーダとデコーダの切換え信
号であり、この信号を°“Ｈ”にするとエンコーダ、Ｌ
　”にするとデコーダの機能を果たす。

この様にデコーダ（第２図）は、コード変換の原理を従
来とは逆にしたため、コード変換ＲＯＭのみならず、そ
の他の大部分の構成要素がエンコーダと共用化できたの
で、デコード専用のテーブルを有したＲＯＭを設けるこ
となく簡単な切換え回路の追加により、スイッチ切換え
式のエンコーダ兼デコーダが実現できる。

以上説明したデコード、エンコードの各動作はいずれも
ランレングスのカウントと、ＭＨコードのシフトとを交
互に行なう方式である。

この方式は実行速度がやや遅いという欠点を有している
。しかしわずかなレジスタを追加し、パイプライン処理
を行なうことによりランレングスのカウントと１ＭＨコ
ードのシフトとを同時にオーバラップさせて実行する事
も可能である。

また、本実施例ではＭＨコードのエンコード。

デコードを例に説明したが、本発明はこれに限らず、Ｍ
ＲコードやＭＭＲコード或いはランレングスを用いた他
の符号化方式にも適用可能である。

〔効果〕

以上説明した様に本発明によるエンコーダ／デコーダは
コード変換用のＲＯＭをエンコード時とデコード時とに
共通に用いる事ができるばかりでなく、その他、ランレ
ングスカウンタ。

シフトレジスタ、コード長カウンタ、メークアップ／タ
ーミネイト判定回路等の大部分の構成要素がエンコード
時とデコード時に共通に用いる事ができるので、簡単な
スイッチ切換えによって、エンコーダとデコーダが切換
えられるので、それぞれを独立の回路ブロックで構成し
た時にくらべて、大幅なコストダウンになる。

しかも、ターミネイトコードとメークアップコードとで
ＲＯＭを切換える車により、さらにコストダウンが実現
できる。

第　　１　　表 第２表 第　　３　　表

【図面の簡単な説明】

第１図は本発明によるＭＩ（デコーダの構成例を示すブ
ロック図、第２図は第１図示回路の詳細な構成を示す図
、第３図、第４図及び第５図は第２図示回路の動作例を
示すタイミングチャート図、第６図はコンパレータの構
成を示す図、第７図は第６図示ＲＯＭの書込みパターン
を示す図、第８図は本発明によるＭＨエンコーダの詳細
な構成を示す図、第９図、第１０図、第１１図及び第１
３図は第８図示回路の動作例を示すタイミングチャート
図、第１２図は本発明によるエンコーダ及びデコーダを
組合わせた構成例を示す図、第１４図は従来のエンコー
ダの構成例を示す図、第１５図は従来のデコーダの構成
例を示す図であり、 ｌはシフトレジスタ、２はランレングスカウンタ、３は
ラン長ＲＯＭ、４はコード長ＲＯＭ、５はコード長カウ
ンタ、６はコンパレータである。

Claims (2)

【特許請求の範囲】
1. （１）所定数未満のランレングスを符号化する第１の符
   号化手段と、所定数以上のランレングスを符号化する第
   ２の符号化手段とを有し、ランレングスに応じて上記第
   １、第２の符号化手段を選択して画像信号を符号化する
   ことを特徴とする画像信号の符号化装置。
2. （２）上記第１、第２符号化手段とは別に画像信号の各
   ラインに同期した同期コードを出力 する手段を有することを特徴とする特許請求の範囲第（
   １）項記載の画像信号の符号化装置。