JPS59155676A - 流体制御弁の制御装置 - Google Patents
流体制御弁の制御装置Info
- Publication number
- JPS59155676A JPS59155676A JP2905283A JP2905283A JPS59155676A JP S59155676 A JPS59155676 A JP S59155676A JP 2905283 A JP2905283 A JP 2905283A JP 2905283 A JP2905283 A JP 2905283A JP S59155676 A JPS59155676 A JP S59155676A
- Authority
- JP
- Japan
- Prior art keywords
- control
- pulses
- control valve
- pulse
- fluid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K3/00—Gate valves or sliding valves, i.e. cut-off apparatus with closing members having a sliding movement along the seat for opening and closing
- F16K3/02—Gate valves or sliding valves, i.e. cut-off apparatus with closing members having a sliding movement along the seat for opening and closing with flat sealing faces; Packings therefor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/41—Servomotor, servo controller till figures
- G05B2219/41298—Stepping motor and control valve and power cylinder and mechanical feedback
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/41—Servomotor, servo controller till figures
- G05B2219/41303—Flow rate valve controls speed
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electrically Driven Valve-Operating Means (AREA)
- Magnetically Actuated Valves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ａ、産業上の利用分野
本発明は、勺−ボ弁、比例制御弁等の流体制御弁による
流量または圧ツノ制御をテーブル情報を用い１ｃデジタ
ル設定パターンに従って制御するようにした流体制御弁
の制御装置に関する。
流量または圧ツノ制御をテーブル情報を用い１ｃデジタ
ル設定パターンに従って制御するようにした流体制御弁
の制御装置に関する。
ｂ、従来技術
従来、流体制御弁の制御は、制御弁に入力される電流や
電圧に対応した流体圧力や流量等を発生するアナログ方
式による制御が行なわれており、例えば第１図に示すよ
うな制御回路が用いられている。
電圧に対応した流体圧力や流量等を発生するアナログ方
式による制御が行なわれており、例えば第１図に示すよ
うな制御回路が用いられている。
第１図において、アンプＡ１は制御回路を設定するため
の回路であり、例えばスイッチＳＷ１を閉じて可変抵抗
器ＶＲ１を変化させると、この変化に対応した電圧がア
ンプへ１より出力される。
の回路であり、例えばスイッチＳＷ１を閉じて可変抵抗
器ＶＲ１を変化させると、この変化に対応した電圧がア
ンプへ１より出力される。
アンプＡ２は］ンデンザｃ１と抵抗Ｒ１を供えたアンプ
Ａ１よりの出力の急激な変化を滑らかにしたり、もしく
は抵抗Ｒ１を取り除いて積分器として動作させることに
より所望の電圧波形を発生し、図示しない電圧増幅器な
どにより増幅してサーボ弁もしくは比例制御弁等の流体
制御弁１に供給し、所定の制御特性が得られるＪ：うに
弁を制御していた。
Ａ１よりの出力の急激な変化を滑らかにしたり、もしく
は抵抗Ｒ１を取り除いて積分器として動作させることに
より所望の電圧波形を発生し、図示しない電圧増幅器な
どにより増幅してサーボ弁もしくは比例制御弁等の流体
制御弁１に供給し、所定の制御特性が得られるＪ：うに
弁を制御していた。
しかしイｒがら、このような従来のアナログ制御回路に
あっては、時定数回路、ダイオード等の非直線素子を用
いて制御パターンに対応した信号波形を発生する電気回
路の設、計を必要とし、このため理想的な制御電圧波形
が得られなかったり、湿度やノイズの影響により安定性
に欠け、また微妙な制御パターンの調整がなかなかでき
ず、コスト的にも高価であるという問題点があった。
あっては、時定数回路、ダイオード等の非直線素子を用
いて制御パターンに対応した信号波形を発生する電気回
路の設、計を必要とし、このため理想的な制御電圧波形
が得られなかったり、湿度やノイズの影響により安定性
に欠け、また微妙な制御パターンの調整がなかなかでき
ず、コスト的にも高価であるという問題点があった。
Ｃ１発明の目的
本発明は、このような従来の問題点に鑑みてなされたも
ので、流体制御弁に対する制御パターンの設定が自由に
でき、かつ設定した制御パターンの修正、変更も自由に
行なえる制御Ｍ度および安定性の高い流体制御弁の制御
装置を提供することを目的とする。
ので、流体制御弁に対する制御パターンの設定が自由に
でき、かつ設定した制御パターンの修正、変更も自由に
行なえる制御Ｍ度および安定性の高い流体制御弁の制御
装置を提供することを目的とする。
Ｃ１発明の構成および作用
この目的を達成するため本発明は、サーボ弁、比例制御
弁等の流体制御弁の制御量に対応した制御パルス数をＮ
分割し、全区分のパルス数を積算した値が前記制御パル
ス数となるような分割パルス数を各分割区分毎にブロッ
ク単位で記憶した第１の記憶手段と、前記分割区分の各
々につい−Ｃの制御パルスのパルス間隔の設定により複
数種類の制御パターンをブ「ｊツク単位で記憶した第２
の記憶手段とを備え、指定されたａｉ１７御パターンど
制御パルス数に従っＣ第１の記憶手段の対応覆るブロッ
クの各分割区分にお（プる分割制御パルス数を第２の記
憶手段の対応するブロックの各区分にｃｌｊｌ）るパル
ス間閉籍従ってパルス発生器より発生し、この出力パル
スを弁の制御方向に応じ−Ｃフ７ツプダウン力ウつタで
加算または減算し、このカウンタのｔｌｌ比出力デジタ
ル／′アナログ変換器でアナログ信弓に変換して流体制
御弁に供給するようにしたものである。
弁等の流体制御弁の制御量に対応した制御パルス数をＮ
分割し、全区分のパルス数を積算した値が前記制御パル
ス数となるような分割パルス数を各分割区分毎にブロッ
ク単位で記憶した第１の記憶手段と、前記分割区分の各
々につい−Ｃの制御パルスのパルス間隔の設定により複
数種類の制御パターンをブ「ｊツク単位で記憶した第２
の記憶手段とを備え、指定されたａｉ１７御パターンど
制御パルス数に従っＣ第１の記憶手段の対応覆るブロッ
クの各分割区分にお（プる分割制御パルス数を第２の記
憶手段の対応するブロックの各区分にｃｌｊｌ）るパル
ス間閉籍従ってパルス発生器より発生し、この出力パル
スを弁の制御方向に応じ−Ｃフ７ツプダウン力ウつタで
加算または減算し、このカウンタのｔｌｌ比出力デジタ
ル／′アナログ変換器でアナログ信弓に変換して流体制
御弁に供給するようにしたものである。
このような構成により、制御パターンの形を決定する第
２の記憶手段にパルス間隔をＮ分割した各分割区分につ
いてブロック単位で複数種類設定することで所望の制御
パターンを予め準備することができ、また実際の制御に
際しては、準備した複数ｖＩ！類の制御パターンの′中
から必要とするパターンと制御特性を指定してやること
で、あらゆる制御特性に対応した流体制御弁の作動制御
が可能となったものである。
２の記憶手段にパルス間隔をＮ分割した各分割区分につ
いてブロック単位で複数種類設定することで所望の制御
パターンを予め準備することができ、また実際の制御に
際しては、準備した複数ｖＩ！類の制御パターンの′中
から必要とするパターンと制御特性を指定してやること
で、あらゆる制御特性に対応した流体制御弁の作動制御
が可能となったものである。
ｅ、実施例
第２図は本発明の一実施例を示したブロック図である。
まず構成を説明すると、１は流体制御弁１１の制御ｆｆ
１Ｍを設定する制御量設定器、２は制御」設定器１で設
定した制御量Ｍに流体制御弁１１を作動づるまでの制御
パターンの種類を指定するパターン設定器である。
１Ｍを設定する制御量設定器、２は制御」設定器１で設
定した制御量Ｍに流体制御弁１１を作動づるまでの制御
パターンの種類を指定するパターン設定器である。
制御量設定器１の出力は分割パルス発生器３には後の説
明で明らかにする設定制御量に対応したパルス数Ｍを、
例えばＮ＝１０分割した時の各分割区分におけるパルス
数ｎＯ〜ｎｊ９をＡＣテーブル情報として記憶したメモ
リ３ａを備えている。
明で明らかにする設定制御量に対応したパルス数Ｍを、
例えばＮ＝１０分割した時の各分割区分におけるパルス
数ｎＯ〜ｎｊ９をＡＣテーブル情報として記憶したメモ
リ３ａを備えている。
一方、パターン設定器２の出力はパルス間隔発１器４に
供給され、パルス間隔発生器４には設定制ｍｕに対応し
たパルス数ＭをＮ−１０分割し１；各分割区分の分割パ
ルス数ｎＯ〜ｎ９の子れぞれに対応したパルス間隔Ｔ
Ｏ〜Ｔ９をブロック単位で記憶したＴＳデープル情報を
備えており、パターン設定器２で設定した制御パターン
にの指定でメモリ４ａに記憶した丁Ｓデープルのブロッ
クが読み串され、読み出されたブロックにおけるパルス
間隔ＴＯ−１−９を出力づ′る。。
供給され、パルス間隔発生器４には設定制ｍｕに対応し
たパルス数ＭをＮ−１０分割し１；各分割区分の分割パ
ルス数ｎＯ〜ｎ９の子れぞれに対応したパルス間隔Ｔ
Ｏ〜Ｔ９をブロック単位で記憶したＴＳデープル情報を
備えており、パターン設定器２で設定した制御パターン
にの指定でメモリ４ａに記憶した丁Ｓデープルのブロッ
クが読み串され、読み出されたブロックにおけるパルス
間隔ＴＯ−１−９を出力づ′る。。
この分割パルス数発生器３の出力はアップダウンカウン
タを用いたＡＣカウンタ５に与えられ、ＡＣカウンタ５
には分割パルス数発生器３におけるメモリ３ａのＡＣテ
ーブルから読み出した分割パルス数ｎ ｏ−ｎ ９が順
次プリセラ１〜され、後の説明で明らかにするタイ７７
よりのパルスを計数し、ブリセラ１へした設定計数価ｎ
に達すると次段のＰＲカウンタ６に係数出力を生ずる。
タを用いたＡＣカウンタ５に与えられ、ＡＣカウンタ５
には分割パルス数発生器３におけるメモリ３ａのＡＣテ
ーブルから読み出した分割パルス数ｎ ｏ−ｎ ９が順
次プリセラ１〜され、後の説明で明らかにするタイ７７
よりのパルスを計数し、ブリセラ１へした設定計数価ｎ
に達すると次段のＰＲカウンタ６に係数出力を生ずる。
ＰＲカウンタ６はメモリ３ａ、４ａにおけるデープル情
報の分割数Ｎ ＝”１ ’Ｏを計数した時に出力して分
割パルス発生器３及びパルス間隔発生器４にリセットを
か【プる機能を有する。
報の分割数Ｎ ＝”１ ’Ｏを計数した時に出力して分
割パルス発生器３及びパルス間隔発生器４にリセットを
か【プる機能を有する。
一方、パルス間隔発生器４の出力はタイマ７に供給され
、タイマ７はパルス間隔発生器４より出力されたパルス
間隔Ｔｎに基づくパルス間隔をもった一定パルス幅の制
御パルスを出力する。
、タイマ７はパルス間隔発生器４より出力されたパルス
間隔Ｔｎに基づくパルス間隔をもった一定パルス幅の制
御パルスを出力する。
タイマ７の出力はマルチプレクサ８に供給され、マルチ
プレクサ８には分割パルス数発生器３より流体制御弁１
１の制御方向を決める信号が供給され、この制御方向を
決める信号に基づい゛Ｃ流体制御弁１１の制御量を増加
する時にはＣＷパルスとしてタイマ７よりのパルスを出
力し、又、流体制御弁１１の制御量を減らす時にはＣＣ
Ｗパルスとしてタイマ７よりの制御パルスを出力する。
プレクサ８には分割パルス数発生器３より流体制御弁１
１の制御方向を決める信号が供給され、この制御方向を
決める信号に基づい゛Ｃ流体制御弁１１の制御量を増加
する時にはＣＷパルスとしてタイマ７よりのパルスを出
力し、又、流体制御弁１１の制御量を減らす時にはＣＣ
Ｗパルスとしてタイマ７よりの制御パルスを出力する。
９はマルチプレクサ８より出力される制御パルスを計数
するアップダウンカウンタであり、流体制御弁１１の１
００パーセンｌ〜の制御単相当するパルス数の計数でフ
ルカウントに達し、マルチプレクサ８よりのＣＷパルス
で加算カウントを行ない、又ＣＣＷパルスで減算カラン
］〜を行なうようにしている。
するアップダウンカウンタであり、流体制御弁１１の１
００パーセンｌ〜の制御単相当するパルス数の計数でフ
ルカウントに達し、マルチプレクサ８よりのＣＷパルス
で加算カウントを行ない、又ＣＣＷパルスで減算カラン
］〜を行なうようにしている。
このアップダウンカウンタ９の目数出力はディジタル／
アナログ変換器１０に供給され、カウンタ計数値となる
ディジタルデータをアナＤ ｔｊ電ｊ１信号又はアナ目
グ電流信号に変換し、流体制御弁１１の制御（ＦＩ Ｑ
として供給している。
アナログ変換器１０に供給され、カウンタ計数値となる
ディジタルデータをアナＤ ｔｊ電ｊ１信号又はアナ目
グ電流信号に変換し、流体制御弁１１の制御（ＦＩ Ｑ
として供給している。
ディジタル／アナログ変換器１０よりの変換信号により
制９：１される流体制−御弁１１としては例えばサーボ
弁が用いられ、ディジタル／アブログ変換器１０よりの
電■信号若しくは電流信号となる電気入力に応じたトル
クモータの作動でフラッパノズルの絞り月を変え、スプ
ール弁等の作動により流体圧力若しくは流量を電気入力
に応じて制御するようになり、電気入力に対し流体制御
ブ゛ｒ１１自体で機械的なフィードバック系を備えてい
る。
制９：１される流体制−御弁１１としては例えばサーボ
弁が用いられ、ディジタル／アブログ変換器１０よりの
電■信号若しくは電流信号となる電気入力に応じたトル
クモータの作動でフラッパノズルの絞り月を変え、スプ
ール弁等の作動により流体圧力若しくは流量を電気入力
に応じて制御するようになり、電気入力に対し流体制御
ブ゛ｒ１１自体で機械的なフィードバック系を備えてい
る。
次に分割パルス数発生器−３に設けたメモリ３ａに記憶
されるＡＣテーブル情報及びパルス間隔発生器４のメモ
リ４ａに記憶されるＴＳテーブル情報について詳細に説
明する。
されるＡＣテーブル情報及びパルス間隔発生器４のメモ
リ４ａに記憶されるＴＳテーブル情報について詳細に説
明する。
第３図は第２図の実施例におけるＡＣ及びＴＳテーブル
情報の原理を示した説明であり、縦軸に制御パルス数を
示し、又横軸にパルス間隔を示している。
情報の原理を示した説明であり、縦軸に制御パルス数を
示し、又横軸にパルス間隔を示している。
まず、縦軸に示す制御パルス数Ｍは、流体制御弁１１の
制御量に対応しており、この制御パルス数Ｍを例えばＮ
−１０分割し、各分割区分毎に分割パルス数ｎ Ｑ−ｎ
９を定めると、両者の交鎖領域となる斜線部で示す領
域での制御特性が個別に設定出来、その結果分割パルス
数とパルス間隔に基づいた流体制御弁の流体特性は斜線
で示す各・区分の制御特性を連続的につなげた折れ線近
似をもって実現することが出来る。
制御量に対応しており、この制御パルス数Ｍを例えばＮ
−１０分割し、各分割区分毎に分割パルス数ｎ Ｑ−ｎ
９を定めると、両者の交鎖領域となる斜線部で示す領
域での制御特性が個別に設定出来、その結果分割パルス
数とパルス間隔に基づいた流体制御弁の流体特性は斜線
で示す各・区分の制御特性を連続的につなげた折れ線近
似をもって実現することが出来る。
この第３図に示す分割パルス数及びパルス間隔の設定に
ついて分割パルス数ｎＱ〜ｎ９がＡＣデープル情報とし
ηメモリ３ａに記憶され、又パルス間隔ＴＯ〜］−５）
が丁Ｓ７−プル情報としてメーしり４ａに記憶される。
ついて分割パルス数ｎＱ〜ｎ９がＡＣデープル情報とし
ηメモリ３ａに記憶され、又パルス間隔ＴＯ〜］−５）
が丁Ｓ７−プル情報としてメーしり４ａに記憶される。
更に分割ＩＪパルス％ ｎ Ｑ 、〜ｎ９をへ１ブロツ
クとしたＡ Ｃテーブル情報については流体制御弁１１
の最大制御品に対応した最大パルス数が予め定まってい
ることから、例えば最大パルス数を２５５パルスとする
とパルス１からパルス２５５までの２５５個の制御パル
ス故についてそれぞれＮ−１０分割した２５５種類のブ
ロックをＡＣテーブル情報どしてメモリ３ａに記憶させ
る。一方パルス間隔Ｔｏ−Ｔ’（を記１危したＴＳテー
ブル情報については、希望する制御パターンに応じたパ
ルス間隔の設定を無限に行なうことが出来、実用的には
必要とする複数の種類のパルス間隔ＴＯ〜Ｔ９のブロッ
ク数をｂつ（記憶さμｍでいれば良い。
クとしたＡ Ｃテーブル情報については流体制御弁１１
の最大制御品に対応した最大パルス数が予め定まってい
ることから、例えば最大パルス数を２５５パルスとする
とパルス１からパルス２５５までの２５５個の制御パル
ス故についてそれぞれＮ−１０分割した２５５種類のブ
ロックをＡＣテーブル情報どしてメモリ３ａに記憶させ
る。一方パルス間隔Ｔｏ−Ｔ’（を記１危したＴＳテー
ブル情報については、希望する制御パターンに応じたパ
ルス間隔の設定を無限に行なうことが出来、実用的には
必要とする複数の種類のパルス間隔ＴＯ〜Ｔ９のブロッ
ク数をｂつ（記憶さμｍでいれば良い。
更に、具体的に説明するならば、ＡＣテーブル情報とは
制御パルス数Ｍ分１割数Ｎ＝１０で割算した値（Ｍ’／
Ｎ）を１０個のアドレスＡＯ−Ａ９に記憶したテーブル
情報となる。例えば設定制御パルス数をＭ−２０とする
と、Ｍ／Ｎ＝２０／１０−２となり、１０個の記憶アド
レスＡＯ−Ａ９にはｎＯ〜ｎ９−２となる分割パルス数
を記憶すれば良い。
制御パルス数Ｍ分１割数Ｎ＝１０で割算した値（Ｍ’／
Ｎ）を１０個のアドレスＡＯ−Ａ９に記憶したテーブル
情報となる。例えば設定制御パルス数をＭ−２０とする
と、Ｍ／Ｎ＝２０／１０−２となり、１０個の記憶アド
レスＡＯ−Ａ９にはｎＯ〜ｎ９−２となる分割パルス数
を記憶すれば良い。
ところが、節制した制御パルス数Ｍが例えばＭ＝３２で
あったとすると、Ｍ／Ｎ＝３２／１０’＝３余り２とな
り、同じ分割パルス数ｎ ＝３では余り２が生じ、設定
パルス数Ｍ−３２に達することが出来ない。そこで分割
数Ｎ＝１０に対し余りが生ずる場合には、例えばパルス
数もＭ−３２については３２＝３Ｘ８＋４Ｘ２とするこ
とで１０アドレスにはｎ＝３を記憶し、残りの２アドレ
スにはｎ＝４を記憶し、分割数Ｎによって設定はパルス
数Ｍに余りが生じても分割パルス数の積算値ｎＯ＋ｎ、
１・・・すｎ９が設定パルス数Ｍとなるように各分割パ
ルス数ｎ○〜ｎ９の値をふり分りる。
あったとすると、Ｍ／Ｎ＝３２／１０’＝３余り２とな
り、同じ分割パルス数ｎ ＝３では余り２が生じ、設定
パルス数Ｍ−３２に達することが出来ない。そこで分割
数Ｎ＝１０に対し余りが生ずる場合には、例えばパルス
数もＭ−３２については３２＝３Ｘ８＋４Ｘ２とするこ
とで１０アドレスにはｎ＝３を記憶し、残りの２アドレ
スにはｎ＝４を記憶し、分割数Ｎによって設定はパルス
数Ｍに余りが生じても分割パルス数の積算値ｎＯ＋ｎ、
１・・・すｎ９が設定パルス数Ｍとなるように各分割パ
ルス数ｎ○〜ｎ９の値をふり分りる。
第４図は本発明で用いるＡＣテーブル情報の一例を示し
た説明図であり、この実施例では流体制御弁の最大制御
量に対応したパルス数を２５５パルスとした場合を例に
と）でおり、設定制御Ｍ −＝１（０，００３バーセン
１〜）からＭ−２ｂ５（１００パーレントー）の範１川
についてＡＣ−１・・−２５５で示す２５５ブロツクと
なるＡＣＣテーブル情報予め記憶しており、第２図に示
したｆｌ＋ｌＪ ｌｌ１ｌｌ 、１５Ｍ設定器１による
制御量の設定で対応したプ［１ツクが選択される１゜ 第５図は本発明に用いる］Ｓ−アーブル情（・１ｊの一
実施例を示した説明図であり、この実施例り゛（Ｊ、−
ＩＳ〜３１ Ｃ示′？Ｉ’ ３’ １グロツク、即ら３
１ ＋ｊｌｉ類の制御パターンが８己１息されＴ Ａ３
つ、プロ・ンクＫ（ご代表して示すＪ、うに１０分割さ
れた１ブロツクの１アドレスのＡＯ〜△９にはパルス間
隔ＴＯ−Ｔ９が記憶され、他のブロックについて示Ｊに
うに、このパルス間隔Ｔｎは１０μｓｅｃ単位として記
憶されている。
た説明図であり、この実施例では流体制御弁の最大制御
量に対応したパルス数を２５５パルスとした場合を例に
と）でおり、設定制御Ｍ −＝１（０，００３バーセン
１〜）からＭ−２ｂ５（１００パーレントー）の範１川
についてＡＣ−１・・−２５５で示す２５５ブロツクと
なるＡＣＣテーブル情報予め記憶しており、第２図に示
したｆｌ＋ｌＪ ｌｌ１ｌｌ 、１５Ｍ設定器１による
制御量の設定で対応したプ［１ツクが選択される１゜ 第５図は本発明に用いる］Ｓ−アーブル情（・１ｊの一
実施例を示した説明図であり、この実施例り゛（Ｊ、−
ＩＳ〜３１ Ｃ示′？Ｉ’ ３’ １グロツク、即ら３
１ ＋ｊｌｉ類の制御パターンが８己１息されＴ Ａ３
つ、プロ・ンクＫ（ご代表して示すＪ、うに１０分割さ
れた１ブロツクの１アドレスのＡＯ〜△９にはパルス間
隔ＴＯ−Ｔ９が記憶され、他のブロックについて示Ｊに
うに、このパルス間隔Ｔｎは１０μｓｅｃ単位として記
憶されている。
この第４．５図のＡＣ及びＴＳテーブルから明らかなよ
うに、本発明による流体制御弁の制御は、第４図のブロ
ックＭ及び第５図のブロック１〈が指定された場合を例
にとると、まず第１回目はパルス間隔Ｔｏとなるパルス
を０１個発生し、最終的にパルス間隔Ｔ９となるパルス
をｎ９９個発生ることで指定した制御パターンに従って
設定制御量Ｍに作動する流体制御弁の制御が実現される
。
うに、本発明による流体制御弁の制御は、第４図のブロ
ックＭ及び第５図のブロック１〈が指定された場合を例
にとると、まず第１回目はパルス間隔Ｔｏとなるパルス
を０１個発生し、最終的にパルス間隔Ｔ９となるパルス
をｎ９９個発生ることで指定した制御パターンに従って
設定制御量Ｍに作動する流体制御弁の制御が実現される
。
次に第６図のプログラムフローを参照して第２図に示し
た実施例の動作を説明する。
た実施例の動作を説明する。
まず、制御量設定器１の操作で制御ｆｉＭを設定し、合
せてパターン設定器２によりメモリ４ａのＴＳテーブル
で準備されている中から希望する制御パターンＫを選択
して設定する。このように、制御ｆｆ１Ｍ及び制御パタ
ーンＫが設定されると、ブロックａにおいて制御ＩＭ及
び制御パターンＫがに売み込まれ、ゾロツクｂに進／Ｖ
で−ＰＲカウンタ６をＰＲ−０にプリセラ１〜し、ブロ
ックＣでメモリ３ａに記憶したＡＣう゛−プルのブロッ
クＭ及びメモリ４ａに記・臆したＴＳデープルのブロッ
クＫを選択ゴる。続い−Ｃ、ブロックｄで指定したブロ
ックＭの第１アドレスＡＯに記憶している分割パルス数
ｎ Ｑを△ＣノＪウンタ５にプリセットし、次のブロッ
クｅでＩ’ Ｓ ｊ−−プルについて指定したブロック
１〈のアドレスＡＯに記憶しているパルス間隔Ｔｏをタ
イマ７にセラ１〜する。このようにパルス間隔Ｔ’ Ｏ
がセラ１〜されｌこターイマ７はブロックｂに示すよう
に、パルス間隔Ｔｏと％る一定パルス幅の制御パルスを
順次発生し、フルブプレク→ノ８に供給する。マルチプ
レクサ８には分割パルス数発生器３にり流体制御弁の制
御方向を示す信号が与えられてＪ５す、例えば制御量を
増加させる信号が向えられている時にはタイマ７よりの
制御パルスをＣＷパルスとしてとしてアップダウンカウ
ンタ９に供給し、アップダウン・カウンタ９において制
御パルスの加算カウントが行なわれる。
せてパターン設定器２によりメモリ４ａのＴＳテーブル
で準備されている中から希望する制御パターンＫを選択
して設定する。このように、制御ｆｆ１Ｍ及び制御パタ
ーンＫが設定されると、ブロックａにおいて制御ＩＭ及
び制御パターンＫがに売み込まれ、ゾロツクｂに進／Ｖ
で−ＰＲカウンタ６をＰＲ−０にプリセラ１〜し、ブロ
ックＣでメモリ３ａに記憶したＡＣう゛−プルのブロッ
クＭ及びメモリ４ａに記・臆したＴＳデープルのブロッ
クＫを選択ゴる。続い−Ｃ、ブロックｄで指定したブロ
ックＭの第１アドレスＡＯに記憶している分割パルス数
ｎ Ｑを△ＣノＪウンタ５にプリセットし、次のブロッ
クｅでＩ’ Ｓ ｊ−−プルについて指定したブロック
１〈のアドレスＡＯに記憶しているパルス間隔Ｔｏをタ
イマ７にセラ１〜する。このようにパルス間隔Ｔ’ Ｏ
がセラ１〜されｌこターイマ７はブロックｂに示すよう
に、パルス間隔Ｔｏと％る一定パルス幅の制御パルスを
順次発生し、フルブプレク→ノ８に供給する。マルチプ
レクサ８には分割パルス数発生器３にり流体制御弁の制
御方向を示す信号が与えられてＪ５す、例えば制御量を
増加させる信号が向えられている時にはタイマ７よりの
制御パルスをＣＷパルスとしてとしてアップダウンカウ
ンタ９に供給し、アップダウン・カウンタ９において制
御パルスの加算カウントが行なわれる。
このアップダウンカウンタ９による制御パルスの計数値
はディジタル／アナログ変換器１０でアナログ゛信号に
変換され、流体制御弁１１に対しカウンタ計数値の増加
に対応した電圧又は電流を供給し流体圧力若しくは流量
を制御する。
はディジタル／アナログ変換器１０でアナログ゛信号に
変換され、流体制御弁１１に対しカウンタ計数値の増加
に対応した電圧又は電流を供給し流体圧力若しくは流量
を制御する。
一方、タイマ７よりの制御パルスは同時にＡＣカウンタ
５に供給されており、タイマ７より制御パルスが出力さ
れるごとにブロックＱに示すようにＡＣカウンタ５がイ
ンクリメントされ、次の判別ブロックｈにおいてブロッ
クｄでセットした分割パルス数ｎｏに一致するかどうか
を判別し、一致しなければブロックｄに戻って同じパル
ス間隔Ｔｏで次のパルスを出力する。
５に供給されており、タイマ７より制御パルスが出力さ
れるごとにブロックＱに示すようにＡＣカウンタ５がイ
ンクリメントされ、次の判別ブロックｈにおいてブロッ
クｄでセットした分割パルス数ｎｏに一致するかどうか
を判別し、一致しなければブロックｄに戻って同じパル
ス間隔Ｔｏで次のパルスを出力する。
従って、ブロックｂ−ｈにおいてはＡＣカウンタ５にブ
ロックｄでセットされた分割パルス数ｎｏに一致する数
の制御パルスがタイマ７より出力されるまでターｒ７７
による制御パルスの出力を繰り返す。
ロックｄでセットされた分割パルス数ｎｏに一致する数
の制御パルスがタイマ７より出力されるまでターｒ７７
による制御パルスの出力を繰り返す。
続いて、タイマ７より出力しｔｃ制御パルスの数がＡＣ
カウンタ５にセットしｌζ分割パルス数ｎＱに一致する
と、判別ブロック１）からブロックｉに３ｉ／υてＰＲ
カウンク６がインクリメン１−される。
カウンタ５にセットしｌζ分割パルス数ｎＱに一致する
と、判別ブロック１）からブロックｉに３ｉ／υてＰＲ
カウンク６がインクリメン１−される。
続いて、判別ブロックＪでＰＲカウンタ〔５の泪数値が
分割数Ｎ＝”ＩＱに一致づ゛るかどうかを判別し、ＰＲ
カウンタ６の泪数値が１０未満の１１，５に（ユ制御コ
１１の途中であることからブロック１（に進んて］７１
〜レス△をインクリメジ１−シ、プ［］ツクｄに戻って
一グロックＭにＪ３Ｇノる次のアドレスＡ１の分割パル
ス数１）１を△Ｃカウンタ５にレットづると共にブ１−
１ツク１〈（こお（プるンアドレスΔ１のパルレス間隔
丁１をタイマ７にセラ１〜し、同様にブ１コックり〜、
１１てバルズ間昭１−１と／する制御パルスをタイマ７
にＪ＝： ７゜て１）１飼冗生する。。
分割数Ｎ＝”ＩＱに一致づ゛るかどうかを判別し、ＰＲ
カウンタ６の泪数値が１０未満の１１，５に（ユ制御コ
１１の途中であることからブロック１（に進んて］７１
〜レス△をインクリメジ１−シ、プ［］ツクｄに戻って
一グロックＭにＪ３Ｇノる次のアドレスＡ１の分割パル
ス数１）１を△Ｃカウンタ５にレットづると共にブ１−
１ツク１〈（こお（プるンアドレスΔ１のパルレス間隔
丁１をタイマ７にセラ１〜し、同様にブ１コックり〜、
１１てバルズ間昭１−１と／する制御パルスをタイマ７
にＪ＝： ７゜て１）１飼冗生する。。
以下、同）コ１に各テーブルのブ［１ツクＭ、Ｋにおけ
るアドレスＡ２〜Ａ９に、基づいたタイマよりの制御パ
ルスの出力が行なわれ、アドレスＡ９による制御パルス
の出力が終了するとＰ Ｒカウンタ６の計数値が１０と
なることから、これが判別ブロックＪで判別されテーブ
ル情報に基づいた流体制御弁の制御を終了する。
るアドレスＡ２〜Ａ９に、基づいたタイマよりの制御パ
ルスの出力が行なわれ、アドレスＡ９による制御パルス
の出力が終了するとＰ Ｒカウンタ６の計数値が１０と
なることから、これが判別ブロックＪで判別されテーブ
ル情報に基づいた流体制御弁の制御を終了する。
尚、上記の実施例は分割数Ｎを１０分割とした場合を例
にとるものであったが、制御精度を高めたい時には更に
分割数を増加すれば良く、又制御精度がさほど要求され
ない時には１０分割以下とすれば良い。
にとるものであったが、制御精度を高めたい時には更に
分割数を増加すれば良く、又制御精度がさほど要求され
ない時には１０分割以下とすれば良い。
又、流体制御弁の最大制御量に対応したパルス数を２５
５パルスとした場合を例にとるものであったが、流体制
御弁の分解能に応じて適宜のパルス数を定めることが出
来る。又、ＴＳテーブル情報として設定づる制御パター
ンの種類については上記の実施例の３１種類に限定され
ず、メモリ容量の許す範囲で無限に制御パターンの種類
を設定することが出〉ｋる。
５パルスとした場合を例にとるものであったが、流体制
御弁の分解能に応じて適宜のパルス数を定めることが出
来る。又、ＴＳテーブル情報として設定づる制御パター
ンの種類については上記の実施例の３１種類に限定され
ず、メモリ容量の許す範囲で無限に制御パターンの種類
を設定することが出〉ｋる。
更にＡＣデープル情報にあっては流体制御弁の分解能に
応じて愚人パルス数が決まることから装置の製Ｚ５時に
おい（△Ｃフーブル情報をメモリに固定的に記憶させで
いるが、パルス間隔の指定により作り出されるＴＳテー
ブル情報を記憶したメモリについてＴＪユーザが利用Ｊ
ることの出来る空きエリアを残しておき、実際に装置を
使いながらユーザーサイドにおいて必要となる流体制御
弁ののＩ！ｌりＶパターンを任意に作成し又、修正変更
できるようにしてＪ′３りことが望ましい。
応じて愚人パルス数が決まることから装置の製Ｚ５時に
おい（△Ｃフーブル情報をメモリに固定的に記憶させで
いるが、パルス間隔の指定により作り出されるＴＳテー
ブル情報を記憶したメモリについてＴＪユーザが利用Ｊ
ることの出来る空きエリアを残しておき、実際に装置を
使いながらユーザーサイドにおいて必要となる流体制御
弁ののＩ！ｌりＶパターンを任意に作成し又、修正変更
できるようにしてＪ′３りことが望ましい。
ｆ９発明の効果
次に本発明の詳細な説明するど、流体制御弁の制御向に
対応した制御パルス数をブロック単位で記憶した第１の
記憶手段と、前記分割区分の分割パルス数に対応したパ
ルス間隔をブロック単位で複数種類の制御パターンにつ
いて記憶した第２の記憶手段を備え、制御パルス数及び
制御パターンの指定で各分割区分のパルス間隔に従って
対応する分割区分の分割パルス数となる制御パルスを順
次発生し、この制御パルスを流体制御弁の制御方向に応
じて加算若しくは減算し、カウンタ計数値をデジタル／
アナログ変換器によりアナログ信号に変換して流体制御
弁に供給するようにしているため、制御負荷に応じた流
体制御弁の制御特性をテーブル情報の作成及び作成した
テーブル情報の指定で自由に作り出すことが出来、どの
ような形の制御パターンであってもなんらの制約も受け
ること無く簡単に実現することが出来る。。
対応した制御パルス数をブロック単位で記憶した第１の
記憶手段と、前記分割区分の分割パルス数に対応したパ
ルス間隔をブロック単位で複数種類の制御パターンにつ
いて記憶した第２の記憶手段を備え、制御パルス数及び
制御パターンの指定で各分割区分のパルス間隔に従って
対応する分割区分の分割パルス数となる制御パルスを順
次発生し、この制御パルスを流体制御弁の制御方向に応
じて加算若しくは減算し、カウンタ計数値をデジタル／
アナログ変換器によりアナログ信号に変換して流体制御
弁に供給するようにしているため、制御負荷に応じた流
体制御弁の制御特性をテーブル情報の作成及び作成した
テーブル情報の指定で自由に作り出すことが出来、どの
ような形の制御パターンであってもなんらの制約も受け
ること無く簡単に実現することが出来る。。
又、アナログ的な制御波形はデジタルデータに基づいて
繰り出されていることから、温度やノイズの影響をほと
んど受けること無く、従来のアナログ制御装置に比べて
制御精度及び安定性を大幅に向上することが出来る。
繰り出されていることから、温度やノイズの影響をほと
んど受けること無く、従来のアナログ制御装置に比べて
制御精度及び安定性を大幅に向上することが出来る。
更に流体制御弁の制御分解能は制御ｌｌ量を決める制御
パルス数により一義的に定まり、分解能に対応したパル
ス数が増加しでも制御パルスを発生するパルス間隔を短
くすることで極めで高い制御応答性を実現することが出
来る。
パルス数により一義的に定まり、分解能に対応したパル
ス数が増加しでも制御パルスを発生するパルス間隔を短
くすることで極めで高い制御応答性を実現することが出
来る。
第１図は１に來例を示した回路図、第２図は本発明の一
実施例を示したブ［］ツク図、第３図はテーブル情報の
原理説明図、第４図はＡ Ｃｙ−プル情報の一例を示己
た説明図、第５図はＴＳテーブル情報の一例を示した説
明図、第６図は第２図の実施例の動作を示した７０−ヂ
ャ−１〜図、第７図は本発明によるデジタル及びアナロ
グ制御出力の一例を示したタ？ムヂト−１〜図である。 １：制御」設定器 ２：パターン設定器３：分割パ
ルス数発生器 ４：パルス間隔光−ト器 ３ａ 、 ４ａ ：メし一す ５：ＡＣカウンタ６
： １．） Ｆでカウンタ ７：タイマ８：フル
チプレクリ。 ９ニアツブダウンカウンタ １０：ディジタル／アナログ変換器 １１：流体制御弁 特許出願人 株式会社東京計器 代理人 弁理士 前向 進 第５図
実施例を示したブ［］ツク図、第３図はテーブル情報の
原理説明図、第４図はＡ Ｃｙ−プル情報の一例を示己
た説明図、第５図はＴＳテーブル情報の一例を示した説
明図、第６図は第２図の実施例の動作を示した７０−ヂ
ャ−１〜図、第７図は本発明によるデジタル及びアナロ
グ制御出力の一例を示したタ？ムヂト−１〜図である。 １：制御」設定器 ２：パターン設定器３：分割パ
ルス数発生器 ４：パルス間隔光−ト器 ３ａ 、 ４ａ ：メし一す ５：ＡＣカウンタ６
： １．） Ｆでカウンタ ７：タイマ８：フル
チプレクリ。 ９ニアツブダウンカウンタ １０：ディジタル／アナログ変換器 １１：流体制御弁 特許出願人 株式会社東京計器 代理人 弁理士 前向 進 第５図
Claims (1)
- 【特許請求の範囲】 サーボ弁、比例制御弁等の流体制御弁の制御弁に対応し
た制御パルス数をＮ分割し、全区分のパルス数を積紳し
た値が前記制御パルス数となるような分割パルス数を各
分割区分毎に記憶した記憶ブロックを有し、該記憶ブロ
ックを流体制御弁の最大制御パルス故に対応するブロッ
ク数ふん記憶した第１の記憶手段と、 前記分割区分の各々についての制御パルスのパルス間ｌ
Ｉｉ＋の設定ににり複数種類の制御パターンをブロック
単位で記憶した第２の記憶手段と、指定された制御パタ
ーンと指定きれ、゛こ制御パルス数に従って前記第１の
記憶手段の対応するブロックの各分割区分におりる制御
パルス数を前記第２の記憶手段の３・］応するパターン
ブロックの各分割区分におけるパルス間隔で順次発生す
るパルス発生器と、 該パルス発生器より出力されたパルスを指定された制御
方向に応じて加算または減算する計数手段と、 該計数手段の計数出力をアナログ信号に変換して流体制
御弁に供給するデジタル／アナログ変換器とを備えたこ
とを特徴とする流体制御弁の制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2905283A JPS59155676A (ja) | 1983-02-23 | 1983-02-23 | 流体制御弁の制御装置 |
| US06/576,924 US4858103A (en) | 1983-02-07 | 1984-02-03 | Fluid valve control system for controlling fluid pressure or flow |
| DE3404205A DE3404205C2 (de) | 1983-02-07 | 1984-02-07 | Steuereinrichtung für ein Flüssigkeitsventil |
| GB8403139A GB2136599B (en) | 1983-02-07 | 1984-02-07 | Controlling device for fluid valve |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2905283A JPS59155676A (ja) | 1983-02-23 | 1983-02-23 | 流体制御弁の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155676A true JPS59155676A (ja) | 1984-09-04 |
| JPH0313458B2 JPH0313458B2 (ja) | 1991-02-22 |
Family
ID=12265603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2905283A Granted JPS59155676A (ja) | 1983-02-07 | 1983-02-23 | 流体制御弁の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155676A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007177818A (ja) * | 2005-12-27 | 2007-07-12 | Smc Corp | 電磁弁駆動制御装置 |
-
1983
- 1983-02-23 JP JP2905283A patent/JPS59155676A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007177818A (ja) * | 2005-12-27 | 2007-07-12 | Smc Corp | 電磁弁駆動制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313458B2 (ja) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0124373B2 (ja) | ||
| JP2667388B2 (ja) | 自動電力制御装置 | |
| JPS62192810A (ja) | 可動弁を備えた一定断面のゲ−トを横切る流体の音速および亜音速状態での流量制御法 | |
| JPS59155676A (ja) | 流体制御弁の制御装置 | |
| US4381526A (en) | Velocity control system for a data storage apparatus | |
| JPH01238309A (ja) | 利得制御回路 | |
| JPH0132414Y2 (ja) | ||
| JPS5819201B2 (ja) | 検出部の出力信号を直線化する回路装置 | |
| EP0656542A2 (en) | Impedance synthesizer | |
| US4144753A (en) | Circuit arrangement for determining physical parameters of flowing media by the ultrasonic method | |
| US3681581A (en) | Digital control and information system | |
| JPH06502722A (ja) | 多機能調節機構を有するトランスミッタ | |
| US4651027A (en) | Current-to-frequency converter | |
| JPS6076796A (ja) | 楽音生成装置 | |
| JP2969894B2 (ja) | アクティブ測距装置 | |
| JPH0326402B2 (ja) | ||
| JPS6213146Y2 (ja) | ||
| JPS6323487B2 (ja) | ||
| SU1013869A1 (ru) | Устройство дл формировани напр жени ,пропорционального логарифму интервала времени | |
| JPH0359389B2 (ja) | ||
| JPS6117435Y2 (ja) | ||
| SU1700716A1 (ru) | Устройство дл фазового управлени преобразователем | |
| JPS60258603A (ja) | プログラム信号発生装置 | |
| SU771671A1 (ru) | Цифровое устройство дл воспроизведени кусочно-линейных функций | |
| JPS5850259Y2 (ja) | プログラムメ−タ |