JPS59149421A - 絶縁スイツチ装置 - Google Patents
絶縁スイツチ装置Info
- Publication number
- JPS59149421A JPS59149421A JP2275383A JP2275383A JPS59149421A JP S59149421 A JPS59149421 A JP S59149421A JP 2275383 A JP2275383 A JP 2275383A JP 2275383 A JP2275383 A JP 2275383A JP S59149421 A JPS59149421 A JP S59149421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力側と出力側とを電気的に絶縁状態にして
、出力側への信号伝達を制伺“する際に用いて好適なス
イッチ装置に関する。
、出力側への信号伝達を制伺“する際に用いて好適なス
イッチ装置に関する。
上述の如きスイッチ装置として、発光素子と受光素子と
で構成されたものがある。発光素子として例１えば発光
ダイオードが多用さね、受光素子にＦｉ例えばフォトト
ランジスタが多用さねている。
で構成されたものがある。発光素子として例１えば発光
ダイオードが多用さね、受光素子にＦｉ例えばフォトト
ランジスタが多用さねている。
この場合、制御ｔＷｔ供給時に発光ダイオードから発生
した光は、フォトトランジスタによりて受光さｈ１フォ
トトランジスタの出力電流によってスイッチングトラン
ジスタがオン・オフ状態に動作する。従って、発光ダイ
オードとフォトトランジスタとの間は電気的に絶縁され
、しかも制御Ｎ流の断綬によシスイツチングトランジス
タ全オン・オフ制御し得るようになる。
した光は、フォトトランジスタによりて受光さｈ１フォ
トトランジスタの出力電流によってスイッチングトラン
ジスタがオン・オフ状態に動作する。従って、発光ダイ
オードとフォトトランジスタとの間は電気的に絶縁され
、しかも制御Ｎ流の断綬によシスイツチングトランジス
タ全オン・オフ制御し得るようになる。
しかし、本発明者が上記スイッチ装置につき検討し穴と
ころによると、（１）出力側のスイッチ素子（例えば、
トランジスタ、サイリスタ等）に流入させる電源が必要
。（２） もし電源を不要とするには、ＭＯ＆）７ン
ジスタ等の出力スイッチ素子が必要であシ、かつスイ、
チスビードが一般的に安価につくるには１ ｍ５ｅｃ
と遅い。（３）直流及び交流のスイッチに併用できるも
のがない。等の欠点があることが判明した。
ころによると、（１）出力側のスイッチ素子（例えば、
トランジスタ、サイリスタ等）に流入させる電源が必要
。（２） もし電源を不要とするには、ＭＯ＆）７ン
ジスタ等の出力スイッチ素子が必要であシ、かつスイ、
チスビードが一般的に安価につくるには１ ｍ５ｅｃ
と遅い。（３）直流及び交流のスイッチに併用できるも
のがない。等の欠点があることが判明した。
また、電話交換機などの通信機、或いは各種産業機器に
おいてリードリレーが多用されているが、これについて
は機械的故障が多く、信頼性に欠けることも判明した。
おいてリードリレーが多用されているが、これについて
は機械的故障が多く、信頼性に欠けることも判明した。
依って、本発明の目的とするところは、高信頼性全有し
、かつ大電流全制御し得る士に、小型化が容易な１次側
（信号側）と２次側（負荷側）′に絶縁したスイッチ装
置を提供することにある。
、かつ大電流全制御し得る士に、小型化が容易な１次側
（信号側）と２次側（負荷側）′に絶縁したスイッチ装
置を提供することにある。
以下、第１図全参照して本発明を適用したスイッチ装置
の第１の実施例１−ｉ述べる。
の第１の実施例１−ｉ述べる。
発振回路を含む制御回路１は、例１えは周波数百ＫＨ２
程度のパルス信号ｆ＋に発生する。Ｔｌは、入力信号端
子（外部接続端子）であって、所望の時間幅のパルス幅
を有する制御信号が供給される。
程度のパルス信号ｆ＋に発生する。Ｔｌは、入力信号端
子（外部接続端子）であって、所望の時間幅のパルス幅
を有する制御信号が供給される。
また、１は発振回路を含む制御回路であシ、Ｔ１により
制御婆わ、Ｔ、が意味ある信号レベルのときにｆ、が２
の増巾器に入るようになっているものとする。
制御婆わ、Ｔ、が意味ある信号レベルのときにｆ、が２
の増巾器に入るようになっているものとする。
従って、いま仮りに入力端子Ｔｌに制御信号が供給され
たとすると、その制御信号が供給された期間にコイルＬ
、にパルス的に電流工ｌが流される。このタイミングケ
第２図（蜀乃至（Ｄ）に示す。コイルＬＩＫ市渡工ｌが
渡れることによシ、２次側コイルｂ、ｌに２送電圧ｅ２
が誘起される。２次雷圧ｅ２によって、以下に述べるス
イッチ素子ＤＩ ＋ Ｄ２がスイッチング動作を行う
のである。
たとすると、その制御信号が供給された期間にコイルＬ
、にパルス的に電流工ｌが流される。このタイミングケ
第２図（蜀乃至（Ｄ）に示す。コイルＬＩＫ市渡工ｌが
渡れることによシ、２次側コイルｂ、ｌに２送電圧ｅ２
が誘起される。２次雷圧ｅ２によって、以下に述べるス
イッチ素子ＤＩ ＋ Ｄ２がスイッチング動作を行う
のである。
すガわち、制御信号Ｔｌが供給さｉ′１ｆＣとき２次雷
圧ｅ２は、パルス信号ｆ、 Ｋ対応した交流信号であり
、整流ターイオードＤによって半波整流でれる。この場
合 Ｌ、 、’ Ｌ、’の巻線方゛向けＭＯＳ）ランジ
スタＱ１＋Ｑｚｋオンさせるゲート・ソース電圧が得ら
れれは、第１図にこだわらない。コンデンサＣけ平滑回
路として動作する。そして、Ａ点の電圧は、脈流を含む
１流の電圧波形になる（第６図参照）。Ａ点の電圧は、
ＮチャンネルのパワーＭＯ８Ｉ−ランジスタ（以下にお
いてトランジスタという）Ｑｌ、Ｑ２の各ゲートＧ１
、Ｇ ２に供給される。一方、２次コイルＬ 、 ｌの
一端は、トランジスタＱｌ、Ｑ２の各ソースｓ１、ｓ２
に共通接続さ引ている。従って、Ａ点の電圧レベルが所
定電圧レベル、言い換えねばトランジスタにＬｌ、Ｑ、
２のケート・ンーススレッシホールド篭圧Ｖ。８ （Ｏ
Ｎ ）以上にｉりたとき、トランジスタＱｔ＞、、Ｑｘ
がオン状態になる。この際、出方端子Ｔｌ＋Ｔ１間は導
通状態になり、導通時間は制御信号の供給時間にほぼ対
応する。
圧ｅ２は、パルス信号ｆ、 Ｋ対応した交流信号であり
、整流ターイオードＤによって半波整流でれる。この場
合 Ｌ、 、’ Ｌ、’の巻線方゛向けＭＯＳ）ランジ
スタＱ１＋Ｑｚｋオンさせるゲート・ソース電圧が得ら
れれは、第１図にこだわらない。コンデンサＣけ平滑回
路として動作する。そして、Ａ点の電圧は、脈流を含む
１流の電圧波形になる（第６図参照）。Ａ点の電圧は、
ＮチャンネルのパワーＭＯ８Ｉ−ランジスタ（以下にお
いてトランジスタという）Ｑｌ、Ｑ２の各ゲートＧ１
、Ｇ ２に供給される。一方、２次コイルＬ 、 ｌの
一端は、トランジスタＱｌ、Ｑ２の各ソースｓ１、ｓ２
に共通接続さ引ている。従って、Ａ点の電圧レベルが所
定電圧レベル、言い換えねばトランジスタにＬｌ、Ｑ、
２のケート・ンーススレッシホールド篭圧Ｖ。８ （Ｏ
Ｎ ）以上にｉりたとき、トランジスタＱｔ＞、、Ｑｘ
がオン状態になる。この際、出方端子Ｔｌ＋Ｔ１間は導
通状態になり、導通時間は制御信号の供給時間にほぼ対
応する。
上述のスイッチング動作は、コイルＬ１、Ｌｌ’を介し
て行わわるので、入力側と出力側とが電気的にまったく
絶縁した状態で行われる。しかも、ＭＯＳ）ランジスタ
全用いるため、ｖＧ８（ＯＮ）全硲保すわば、理論的に
は、いかなる出力素子（Ｑｌ 、Ｑ、； ）ｋドラ
イブ可能である。しかしゲート、ソース容ｔ’を持つた
め、制限は出て来るが、バイポーラ型トランジスタ型に
比べけるかに小さな駆動電力で済み、トランス金倉んだ
混成集積化も可能となる。
て行わわるので、入力側と出力側とが電気的にまったく
絶縁した状態で行われる。しかも、ＭＯＳ）ランジスタ
全用いるため、ｖＧ８（ＯＮ）全硲保すわば、理論的に
は、いかなる出力素子（Ｑｌ 、Ｑ、； ）ｋドラ
イブ可能である。しかしゲート、ソース容ｔ’を持つた
め、制限は出て来るが、バイポーラ型トランジスタ型に
比べけるかに小さな駆動電力で済み、トランス金倉んだ
混成集積化も可能となる。
ここで注目すべきことは、発光素子や受光素子が不賛で
あるため、経年変化による特性劣化がなく、高信頼性全
持続できることである。更に応答速度は、ｆｌｋ高周波
にすることにより、極めて早く、本発明者の実験によれ
ばオフ→オンが２μｓｅｃ ’、オン→オフが５０μ８
θＣ程度に高速度化することができた。また、直流及び
交流のいづれにも使用できる。さらに、ｆｌに発生する
発振 は、各スイッチにそわそれ独立して設けることは
なく、複数のスイッチにｆｌからその信号を供給するこ
ともできる。これは、特に、混成集積回路中、まｆｃは
、１枚の電子基板のり数のスイッチが含まわる場合１．
この手法によシコ名ト低減を図ることができる。
あるため、経年変化による特性劣化がなく、高信頼性全
持続できることである。更に応答速度は、ｆｌｋ高周波
にすることにより、極めて早く、本発明者の実験によれ
ばオフ→オンが２μｓｅｃ ’、オン→オフが５０μ８
θＣ程度に高速度化することができた。また、直流及び
交流のいづれにも使用できる。さらに、ｆｌに発生する
発振 は、各スイッチにそわそれ独立して設けることは
なく、複数のスイッチにｆｌからその信号を供給するこ
ともできる。これは、特に、混成集積回路中、まｆｃは
、１枚の電子基板のり数のスイッチが含まわる場合１．
この手法によシコ名ト低減を図ることができる。
ところで、上記第１の実ｍ例１では、入力端子Ｔｌに制
御信号が供給されると、２次側ス不ツチ回路がオン状態
のままである。しかしながら、コンデンサＣ１と抵抗Ｒ
１に小さな値にすることにより、制御信号供給時におい
て周波数信号ｆ１に対応してスイッチ回路をオン・オン
状態に動作させることもできる。この回路動作は、一定
期間につき高速度でスイッチ回路を断続させたい場合に
好都合である。
御信号が供給されると、２次側ス不ツチ回路がオン状態
のままである。しかしながら、コンデンサＣ１と抵抗Ｒ
１に小さな値にすることにより、制御信号供給時におい
て周波数信号ｆ１に対応してスイッチ回路をオン・オン
状態に動作させることもできる。この回路動作は、一定
期間につき高速度でスイッチ回路を断続させたい場合に
好都合である。
次に、第３図〜第６図を参照して本発明の第２の実ｔｌ
ｉ例？述べる。なお、上記第１の実施列と本実施例との
相違点は、トランジスタにＬｌ 、Ｃｔｗの各ソースに
共通接続された外部接続端子Ｔｏ ｋ設けた点にある。
ｉ例？述べる。なお、上記第１の実施列と本実施例との
相違点は、トランジスタにＬｌ 、Ｃｔｗの各ソースに
共通接続された外部接続端子Ｔｏ ｋ設けた点にある。
また、第３図はスイッチ装置の全体の回路構成全庁し、
第４図〜第６図はその具体的使用例？示すスイッチ回路
部の回路図である。
第４図〜第６図はその具体的使用例？示すスイッチ回路
部の回路図である。
そして、第４図〜第６図において、ＮチャンネルＭＯ８
）ランジスタＱ＋ 、Ｑｗ にそわぞわダイオードＤＩ
ｌ、Ｄ１２が図示されているが、こわ、らはＰ型基板と
Ｎ型ドレインＤ！、Ｄ２ （ｎ＋）との間に形成される
寄生ダイオードでおる。
）ランジスタＱ＋ 、Ｑｗ にそわぞわダイオードＤＩ
ｌ、Ｄ１２が図示されているが、こわ、らはＰ型基板と
Ｎ型ドレインＤ！、Ｄ２ （ｎ＋）との間に形成される
寄生ダイオードでおる。
第４図は、交流電源ｅｏｋ用いた場合の回路動作を示す
ものである。コイルＬ、ｌに誘起した電圧ｅｌｌ Ｉｆ
Ｃよって、上述の如くトランジスタＱｔ 、Ｑｚがオン
状態になると、負荷抵抗ＲＩ、に交流電流がＷｔｒる。
ものである。コイルＬ、ｌに誘起した電圧ｅｌｌ Ｉｆ
Ｃよって、上述の如くトランジスタＱｔ 、Ｑｚがオン
状態になると、負荷抵抗ＲＩ、に交流電流がＷｔｒる。
この場合、負荷抵抗ＲＬを渡ねる電流１１は、出力端子
Ｔ！からＴ３、または出力端子Ｔ３からＴ＋１へと交互
に流れるが、その電流量はトランジスタＱ＋ 、Ｑｌの
１個分のＮ’１ｌｔｔ容量内であることが必要である。
Ｔ！からＴ３、または出力端子Ｔ３からＴ＋１へと交互
に流れるが、その電流量はトランジスタＱ＋ 、Ｑｌの
１個分のＮ’１ｌｔｔ容量内であることが必要である。
トランジスタＱｉ ％ Ｑｌが何ハもオフ状態のとき、
ダイオードＤ１１％Ｄ１２の一方が必らず逆バイアスと
なシ、Ｎ流１１の電流径路は構成さねない。従って交流
用スイッチとして使える。
ダイオードＤ１１％Ｄ１２の一方が必らず逆バイアスと
なシ、Ｎ流１１の電流径路は構成さねない。従って交流
用スイッチとして使える。
次に第５図につき、外部接続端子Ｔ。音用いた場合の第
１の回路動作を述べる。
１の回路動作を述べる。
コイルＬＩ′に誘起しｆｃ電圧ｅ１によって、上述の如
くトランジスタＱｔｂＱｓがオン状態になると、直流電
源Ｅ、から流れる電流量１が負荷抵抗てトランジスタＱ
１、Ｑｌに渡れる。トランジスタＱ＋ 、Ｑｚがオフ状
態のとき、上記ｌｉ流工！は流れない。
くトランジスタＱｔｂＱｓがオン状態になると、直流電
源Ｅ、から流れる電流量１が負荷抵抗てトランジスタＱ
１、Ｑｌに渡れる。トランジスタＱ＋ 、Ｑｚがオフ状
態のとき、上記ｌｉ流工！は流れない。
この使用列につき注目すべきことは、雷流工ｌンジスタ
ＱｔｘＱｚがｉｉ淀工、に対し、並列の電流径路を構成
するため、ＱｌおよびＱｌの許容管流の和？１７ｉすこ
とができる。従って、直流でかつ大出力１流が必要な場
合に有益であシ、トランジスタＱ＋ ％ Ｑｗによる電
力損失も少ない。
ＱｔｘＱｚがｉｉ淀工、に対し、並列の電流径路を構成
するため、ＱｌおよびＱｌの許容管流の和？１７ｉすこ
とができる。従って、直流でかつ大出力１流が必要な場
合に有益であシ、トランジスタＱ＋ ％ Ｑｗによる電
力損失も少ない。
次に第６図につき、外部接続端子Ｔ。を用いた場合の第
２の回路動作金述べる。
２の回路動作金述べる。
直ｉｔ源３１ｉ１、Ｂｉｔは異りｆｃＮ圧であるとする
。
。
コイルＬ１′に誘起した電圧８１ によって、上述の如
くトランジスタＱＩ％Ｑ２がオン状態になると、直流電
源ｍｌから負荷抵抗ＲＬｌにＷ流Ｉ、が流れ、こわと同
時に直流電源Ｆ’ｌｌから負荷抵抗”Ｌｌｌに′ｒｌｉ
流工■が淀ねる。すなわち、第６図に示す使用例１では
、異なった電圧を有する直流電源に、そ引ぞね接Ｍζｈ
ｆＣ負荷抵抗ＲＬｌ、Ｒ１１１に対する制御？１チャン
ネルのスイッチ回路Ｓ１によって同一位相で行うことが
できる。
くトランジスタＱＩ％Ｑ２がオン状態になると、直流電
源ｍｌから負荷抵抗ＲＬｌにＷ流Ｉ、が流れ、こわと同
時に直流電源Ｆ’ｌｌから負荷抵抗”Ｌｌｌに′ｒｌｉ
流工■が淀ねる。すなわち、第６図に示す使用例１では
、異なった電圧を有する直流電源に、そ引ぞね接Ｍζｈ
ｆＣ負荷抵抗ＲＬｌ、Ｒ１１１に対する制御？１チャン
ネルのスイッチ回路Ｓ１によって同一位相で行うことが
できる。
なお、第４図から第６図において、スイッチ回路部の負
荷として抵抗を図示したが、抵抗に限定されるものでは
決してなく、電子回路等の負荷回路であってよい。
荷として抵抗を図示したが、抵抗に限定されるものでは
決してなく、電子回路等の負荷回路であってよい。
次に、本発明の他の実施例全第７図に沿って述べる。
一点鎖線Ｈｙｂ工０内部の回路ブロック、回路部品及び
回路素子は全て混成集積回路内部に形成され＼ Ｔｌ〜
Ｔｌｌ＋Ｔｌｌ〜Ｔ１４＋Ｔｌｌ’〜Ｔ１４′。
回路素子は全て混成集積回路内部に形成され＼ Ｔｌ〜
Ｔｌｌ＋Ｔｌｌ〜Ｔ１４＋Ｔｌｌ’〜Ｔ１４′。
ＴＯ１〜ＴＯ４け混成集積回路ＨｙｂｌＯの外部端子で
ある。
ある。
電源端子Ｔ５に電源電圧Ｖ。０が供給されると、発振回
路ｌはその出力ｆ１にパルス状の発振出力信号を発生す
る。
路ｌはその出力ｆ１にパルス状の発振出力信号を発生す
る。
アンドゲート１１〜１４のうちその制御端子Ｔ１〜Ｔ２
にハイレベルの制御信号が供給されたものだけが、その
出力に発振出力ｆ１に伝達することができる。
にハイレベルの制御信号が供給されたものだけが、その
出力に発振出力ｆ１に伝達することができる。
第８図は本発−〇他の実施ｖＡＪ’に示し、インバータ
３．アンドゲート２１．さらに二次側コイルＬ２′、ダ
イオードＤ′、コンデンサｃ／、抵抗Ｒ′。
３．アンドゲート２１．さらに二次側コイルＬ２′、ダ
イオードＤ′、コンデンサｃ／、抵抗Ｒ′。
ＭＯＢ）ランジスタＱ３によ多構成さｈ７を他のスイッ
チＳ′ヶ特に有する。
チＳ′ヶ特に有する。
制御入力端子Ｔ１の入力信号Ｉ）Ｊがハイレベルである
と、アンドゲート１１は発振回路１の出力をトランジス
タＱ１のベースに伝達し、アンドゲート２１け発振回路
２１は発振回路ｌの出力トランジスタＱ、＋のベースに
非伝達とする。かくして、トランジスタＱ１のコレクタ
にはｔ流１１が淀れ、トランジスタＱ１ のコレクタの
’Ｉ ｎ ｉ ２は零となり、整流ダイオードＤのカソ
ードには正電圧が生じ、整流ダイオードＤ′のカソード
電圧は零となり、ＮチャンネルＭＯ８）ランジスタＱ１
はオン、ＮチャンネルＭＯ８）ランジスタＱ３はオフで
ある。
と、アンドゲート１１は発振回路１の出力をトランジス
タＱ１のベースに伝達し、アンドゲート２１け発振回路
２１は発振回路ｌの出力トランジスタＱ、＋のベースに
非伝達とする。かくして、トランジスタＱ１のコレクタ
にはｔ流１１が淀れ、トランジスタＱ１ のコレクタの
’Ｉ ｎ ｉ ２は零となり、整流ダイオードＤのカソ
ードには正電圧が生じ、整流ダイオードＤ′のカソード
電圧は零となり、ＮチャンネルＭＯ８）ランジスタＱ１
はオン、ＮチャンネルＭＯ８）ランジスタＱ３はオフで
ある。
制御入力端子Ｔ１の入力信号ＩＮがハイレベルからロー
レベルとなると、トランジスタＱ１のコレクタの電流１
１け零となり、トランジスタＱ２のコレクタにけ電１１
２が淀れる。従って、整流ダイオードＤ′のカソードに
は正電圧が生じるため、ＭＯＳ ）ランジスタＧＬｓが
オンとなり、コンデンサＣの正電荷を急速放電し、ＭＯ
Ｓ ）ランジスタＱ＋がオンからオフになる速度をはや
めることができる。
レベルとなると、トランジスタＱ１のコレクタの電流１
１け零となり、トランジスタＱ２のコレクタにけ電１１
２が淀れる。従って、整流ダイオードＤ′のカソードに
は正電圧が生じるため、ＭＯＳ ）ランジスタＧＬｓが
オンとなり、コンデンサＣの正電荷を急速放電し、ＭＯ
Ｓ ）ランジスタＱ＋がオンからオフになる速度をはや
めることができる。
第９図は第８図とほぼ同様な実施例であり、放電加速用
ＭＯ８）ランジスタＱ３が同様に配置され、スイッチＭ
Ｏ８）ランジスタＱ２がトランジスタＱ１に付加されて
いる。第１θ図（Ａ）乃至（匂は、第９図の実施例の各
部の信号波形図であり、特に第１０図ＣＥＰ）から理解
できるのは、入力信号ＩＮがハイレベルからローレベル
になるとＭＯＳ）７ンシスタＱ＋、Ｑ、ｚのゲート電圧
■。１がハイレベルから急速にローレベルに変化するこ
とで６Ｌ両ＮチャンネルＭＯ８）ランジスタＱｓ＋ＧＬ
＊がオンからオフになる速度をはやめることができる。
ＭＯ８）ランジスタＱ３が同様に配置され、スイッチＭ
Ｏ８）ランジスタＱ２がトランジスタＱ１に付加されて
いる。第１θ図（Ａ）乃至（匂は、第９図の実施例の各
部の信号波形図であり、特に第１０図ＣＥＰ）から理解
できるのは、入力信号ＩＮがハイレベルからローレベル
になるとＭＯＳ）７ンシスタＱ＋、Ｑ、ｚのゲート電圧
■。１がハイレベルから急速にローレベルに変化するこ
とで６Ｌ両ＮチャンネルＭＯ８）ランジスタＱｓ＋ＧＬ
＊がオンからオフになる速度をはやめることができる。
第１１図は第７図とほぼ同な実ＩＮ！７Ｊ例であり、第
１２図（４）乃至φ）は第１１図の実施例の各部の信号
波形である。
１２図（４）乃至φ）は第１１図の実施例の各部の信号
波形である。
この第１２図（Ａ）乃至ψ）から、入力端子Ｔ１〜Ｔ４
の入力信号ＩＮ１〜工Ｎ４が同時にハイレベルとなると
、１次側コイルＬ１〜Ｌ４ ｋ介して電源電圧ｖｃｃか
らトランジスタＱ１〜Ｑ４のコレクタに電流１凰〜１４
が同時に渡れ、結果として大きな電源１ｉ涼Ｉ０゜が済
れる。従って、第１１図の実施例においては電源電圧Ｖ
。（３に発生するための電源（図示せず）の＠流容量は
大きなものが必要となるばかりではなく、大きな電源電
流ＩＣｃによシ生じる雑音によシ週辺の電子回路又は電
子システムに悪影響を与える可能性がある。
の入力信号ＩＮ１〜工Ｎ４が同時にハイレベルとなると
、１次側コイルＬ１〜Ｌ４ ｋ介して電源電圧ｖｃｃか
らトランジスタＱ１〜Ｑ４のコレクタに電流１凰〜１４
が同時に渡れ、結果として大きな電源１ｉ涼Ｉ０゜が済
れる。従って、第１１図の実施例においては電源電圧Ｖ
。（３に発生するための電源（図示せず）の＠流容量は
大きなものが必要となるばかりではなく、大きな電源電
流ＩＣｃによシ生じる雑音によシ週辺の電子回路又は電
子システムに悪影響を与える可能性がある。
紀１３図の実施例は上述の問題音軽減することが実！
Ｐｊ ’（ｒ示し、発振回路ｌの出力信号φ０から互い
に位相の異々っ７ｔ４つの出力信号φ！ 、φ２゜φ３
、φ４を得るｋめの移相回路４が特に配置さｈている
。第１４図（Ａ）乃至■）は第１３図の実施例の各部の
信号波形を示し、入力端子ＴＩ”Ｔ４の入力信号ＩＮ、
〜工Ｎ４が同時に７・イレベルとなっても、トランジス
タＱ＋ 〜Ｑ、Ａのコレクタにノ％イレベルの電ｍ ｉ
＋〜１４が同時にｌｆすることはなく、結果として電
源ＷＩＴ−ｏｏ′に平均化することができる。
Ｐｊ ’（ｒ示し、発振回路ｌの出力信号φ０から互い
に位相の異々っ７ｔ４つの出力信号φ！ 、φ２゜φ３
、φ４を得るｋめの移相回路４が特に配置さｈている
。第１４図（Ａ）乃至■）は第１３図の実施例の各部の
信号波形を示し、入力端子ＴＩ”Ｔ４の入力信号ＩＮ、
〜工Ｎ４が同時に７・イレベルとなっても、トランジス
タＱ＋ 〜Ｑ、Ａのコレクタにノ％イレベルの電ｍ ｉ
＋〜１４が同時にｌｆすることはなく、結果として電
源ＷＩＴ−ｏｏ′に平均化することができる。
以上に述べた如く 本発明？適用したスイッチ装置は、
１次側と２次側とが電気的にまっ大く絶縁されているの
で、何れか一方が高電圧の場合であっても確実に２次側
の制御が行われる。しかも、本発明を適用しにスイッチ
装置は、上述した各実施例に示す如く、多様能を有する
。更に、回路部品として光学素子、機械的要素が不要で
あるため、故障が少なく信頼度が著しく向上する。
１次側と２次側とが電気的にまっ大く絶縁されているの
で、何れか一方が高電圧の場合であっても確実に２次側
の制御が行われる。しかも、本発明を適用しにスイッチ
装置は、上述した各実施例に示す如く、多様能を有する
。更に、回路部品として光学素子、機械的要素が不要で
あるため、故障が少なく信頼度が著しく向上する。
第１図は本発明の第１の実＃例を示す絶縁スイッチ装置
の回路図。 第２図体）乃至争）は本発明の電気的動作？説明するタ
イミング図。 第３図は第２の実施ｖＡＪ’に示す回路図。 第４図、！！５図、第−６図は第３図の実＃例中のヌイ
ッチ装置日の変形例を示す回路図。 第７図は第３の実施ｇＡＪ’に示す回路図。 第８図Ｆｉ第４の実施例を示す回路図。 第９図は第８図とほぼ同様な実＃Ｉ例奮示す回路図、 第１０図（Ａ）乃至（９）は第９図の実施例の各部の信
号波形図。 第１１図は第７図とほぼ同様な実施例を示す回路図。 第１２図（Ａ）乃至Φ）は第１１図の実施例の各部の信
号波形図。 第１３図は他の実施列？示す回路図、 第１４図（Ａ）乃至（Ｋ）は第１３図の実施例の各部の
信号波形図を示す。 工・・・発振回路、ｆｌ・・・パルス信号、２・・・増
巾器、Ｓ・・・スイッチ回路％Ｑ１．Ｑ２・・・Ｎチャ
ネルＭＯｅトランジスタ、工Ｌ・・・［１、ｅｌ・・・
誘起電圧、Ｌｌ・・・１次側コイル、Ｌ １ ’・・・
２次側コイル。 第 １ 図 第 ２ 図 第 ３ 図 さ 第 ４ 図 第 ５ 図 第 ６ 図 ■７ 第 ７ 図 倣 り一 ん− Ｈｙｈ１６’ 第 ８ 図 第１０図
の回路図。 第２図体）乃至争）は本発明の電気的動作？説明するタ
イミング図。 第３図は第２の実施ｖＡＪ’に示す回路図。 第４図、！！５図、第−６図は第３図の実＃例中のヌイ
ッチ装置日の変形例を示す回路図。 第７図は第３の実施ｇＡＪ’に示す回路図。 第８図Ｆｉ第４の実施例を示す回路図。 第９図は第８図とほぼ同様な実＃Ｉ例奮示す回路図、 第１０図（Ａ）乃至（９）は第９図の実施例の各部の信
号波形図。 第１１図は第７図とほぼ同様な実施例を示す回路図。 第１２図（Ａ）乃至Φ）は第１１図の実施例の各部の信
号波形図。 第１３図は他の実施列？示す回路図、 第１４図（Ａ）乃至（Ｋ）は第１３図の実施例の各部の
信号波形図を示す。 工・・・発振回路、ｆｌ・・・パルス信号、２・・・増
巾器、Ｓ・・・スイッチ回路％Ｑ１．Ｑ２・・・Ｎチャ
ネルＭＯｅトランジスタ、工Ｌ・・・［１、ｅｌ・・・
誘起電圧、Ｌｌ・・・１次側コイル、Ｌ １ ’・・・
２次側コイル。 第 １ 図 第 ２ 図 第 ３ 図 さ 第 ４ 図 第 ５ 図 第 ６ 図 ■７ 第 ７ 図 倣 り一 ん− Ｈｙｈ１６’ 第 ８ 図 第１０図
Claims (1)
- １、所望の周波数信号を発生する発振回路と、選折的に
供給される入力信号と上記周波数信号とによシ、入力信
号供給時に上記周波数信号全通過又は制御する回路と、
上記出力信号を磁気的に２次側に伝達する変圧器と、変
圧器！Ｐ２次側Ｓ起電圧を利用して開閉動作７行うスイ
ッチング素子とにより、構成された絶縁スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275383A JPS59149421A (ja) | 1983-02-16 | 1983-02-16 | 絶縁スイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275383A JPS59149421A (ja) | 1983-02-16 | 1983-02-16 | 絶縁スイツチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149421A true JPS59149421A (ja) | 1984-08-27 |
Family
ID=12091445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2275383A Pending JPS59149421A (ja) | 1983-02-16 | 1983-02-16 | 絶縁スイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149421A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239721A (ja) * | 1988-07-29 | 1990-02-08 | Sansha Electric Mfg Co Ltd | 絶縁ゲート型電力用半導体素子の駆動回路 |
| US5191238A (en) * | 1990-11-30 | 1993-03-02 | Grumman Aerospace Corporation | Dual FET circuits having floating voltage bias |
| WO2022091903A1 (ja) * | 2020-10-27 | 2022-05-05 | アオイ電子株式会社 | 半導体リレー装置 |
-
1983
- 1983-02-16 JP JP2275383A patent/JPS59149421A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239721A (ja) * | 1988-07-29 | 1990-02-08 | Sansha Electric Mfg Co Ltd | 絶縁ゲート型電力用半導体素子の駆動回路 |
| US5191238A (en) * | 1990-11-30 | 1993-03-02 | Grumman Aerospace Corporation | Dual FET circuits having floating voltage bias |
| WO2022091903A1 (ja) * | 2020-10-27 | 2022-05-05 | アオイ電子株式会社 | 半導体リレー装置 |
| JP2022070567A (ja) * | 2020-10-27 | 2022-05-13 | アオイ電子株式会社 | 半導体リレー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101411142B1 (ko) | 쌍방향 dc/dc 컨버터 | |
| US4511815A (en) | Transformer-isolated power MOSFET driver circuit | |
| US3986097A (en) | Bilateral direct current converters | |
| US2783384A (en) | Electrical inverter circuits | |
| KR100369855B1 (ko) | 전계발광램프용전원회로 | |
| EP1237264A2 (en) | Low-noise switching power supply | |
| US20100328971A1 (en) | Boundary mode coupled inductor boost power converter | |
| JPH05160761A (ja) | Ｄｃ電気信号またはｄｃ成分を含み得る電気信号の電流遮断装置 | |
| JP2000134920A (ja) | 同期整流器のドライブ補償回路と同期整流器を作動する方法 | |
| JPH05268764A (ja) | 交流電流検出器および電源回路 | |
| US4736286A (en) | Switching power supply | |
| JP6460231B2 (ja) | 電力変換装置 | |
| KR100555859B1 (ko) | 공진형 스위칭 전원 | |
| CN109217708B (zh) | 可逆ac-dc和dc-ac三端双向可控硅开关元件变换器 | |
| US11831238B2 (en) | Power conversion system | |
| KR100824451B1 (ko) | 전자 변압기 | |
| JPS59149421A (ja) | 絶縁スイツチ装置 | |
| US7095184B2 (en) | Electronic ballast for a lamp to be operated using iterative voltage pulses | |
| JPS62220870A (ja) | 交流電流検出回路 | |
| US6657872B2 (en) | Voltage converter | |
| KR100394660B1 (ko) | 전기 자동차 배터리의 충전 회로 | |
| Ding et al. | A Drive Circuit for Series-Connected SiC MOSFETs Based on Magnetic Constraint | |
| JPS6135616A (ja) | 電界効果トランジスタ駆動回路 | |
| JPH11215835A (ja) | 電力用非接地半導体スイッチの駆動回路 | |
| CN213717847U (zh) | 桥式开关网络的驱动电路及开关电源 |