JPS5914802Y2

JPS5914802Y2 - 比例電磁弁のための電気制御回路

Info

Publication number: JPS5914802Y2
Application number: JP1978098158U
Authority: JP
Inventors: 隆史下出
Original assignee: パロマ工業株式会社
Priority date: 1978-07-17
Filing date: 1978-07-17
Publication date: 1984-05-01
Also published as: JPS5514686U

Description

【考案の詳細な説明】本考案は、直流電源から直流電流を付与されるソレノイ
ドを備えた比例電磁弁のための電気制御回路に関する。

従来、この種の電気制御回路としては、動作特性の比較
的良好な高価なトランジスタを採用し、このトランジス
タをその活性領域において温度等のアナログ量との関連
により動作させて、前記ソレノイドに付与すべき直流電
流の値を制御するように構成したものがある。

しかしながら、このような電気制御回路においては、上
述したトランジスタの活性領域における出力電流特性（
特に電流増幅率）が周囲温度により変動するため、これ
に伴い前記ソレノイドに付与すべき直流電流の値も変動
し、その結果、前記アナログ量に対応した比例電磁弁の
適確な比例制御を実現することが困難であった。

また、上述したソレノイドに付与すべき直流電流の値が
前記アナログ量の変化に応じて連続的に変化するため、
比例電磁弁のプランジャが、その往復動変位時において
、ソレノイドその他の静止部材との間の接触摩擦（特に
静止摩擦）により偏差即ち履歴現象を生じ、その結果、
前記アナログ量に対応した比例電磁弁の一義的な比例制
御を行なうことも困難であった。

本考案は、このようなことに対処してなされたもので、
その目的とするところは、上述したソレノイドに付与す
べき直流電流の値が、温度等のアナログ量に対応するデ
ィジタル量との関連により段階的に決定されるようにし
た比例電磁弁のための電気制御回路を提供することにあ
る。

以下、本考案の一実施例を図面により説明すると、第１
図においては、本考案による電気制御回路Ｓを比例電磁
弁１０に適用した例が示されており、比例電磁弁１０は
、直流電源Ｅから後述のごとく直流電流を付与されたと
きこの直流電流の値に比例した電磁力を生じるソレノイ
ド１１と、このソレノイド１１に組付けたコイルスプリ
ング１３を介しソレノイド１１内に軸方向に変位可能に
嵌装されて前記電磁力とコイルスプリング１３の弾撥力
との差を減するように変位するプランジャ１２と、この
プランジャ１２の変位量に応じて開度を変化させる弁１
４とによって構成されている。

なお、符号１４ａは、プランジャ１２に設けた弁体を示
しており、この弁体１２は、適宜な静止部材に形成した
弁口と共に弁１４を構成する。

電気制御回路Ｓは、検出器Ｖｃと、この検出器Ｖｃとソ
レノイド１１との間に接続したＡ−Ｄ変換器２０及びト
ランジスタ回路３０を備えており、検出器Ｖｃは、ｃｄ
ｓ等の負抵抗特性を有する測温抵抗体により形成されて
、その周囲温度を検出しこれをアナログ電圧として発生
する。

Ａ−Ｄ変換器２０は、公知のもので、その入力端子ＩＮ
にて検出器Ｖｃからのアナログ電圧を受けてこれをディ
ジタル値に変換するとともにこの変換結果をこれに対応
する数の出力信号としてその複数の出力端子Ｑ１から０
６にかけて発生する。

この場合、Ａ−Ｄ変換器２０から生じる出力信号の数は
前記ディジタル値の増減に応じて増減し、かかる出力信
号の数が例えば３個（又は６個）のときこれら出力信号
はＡＤ変換器２０の出力端子Ｑ１〜Ｑ３（又はＱ１〜Ｑ
６）からそれぞれ生じる。

また、各出力信号は後述するエミッタ接地型トランジス
タ３１〜３６を飽和領域にて導通させるに十分なレベル
を有する。

トランジスタ回路３０において、トランジスタ３１〜３
６がそのベースにてＡ−Ｄ変換器２０の出力端子Ｑ１〜
Ｑ６に、またそのコレクタにてコレクタ抵抗３１ａ〜
３６ａを介してそれぞれソレノイド１１の一端に接続
されている。

しかして、これらトランジスタ３１〜３６はＡ−Ｄ変換
器２０の出力端子Ｑ１〜Ｑ６から（出力端子Ｑ１、出力
端子Ｑ１．Ｑ２、出力端子Ｑ１〜Ｑ３．・・・又は出力
端子Ｑ１〜Ｑ６から）それぞれ出力信号を付与されて飽
和領域にてそれぞれ導通する。

なお、検出器Ｖｃは温度設定用の可変抵抗ｒを介して直
流電源Ｅに接続されている。

このように構成した本実施例において、検出器Ｖｃから
のアナログ電圧が高くなると、Ａ−Ｄ変換器２０から生
じる出力信号の数が増加し、トランジスタ回路３０にお
いて導通するトランジスタの数が増加し、並列回路を形
成するコレクタ抵抗の数が増加する。

かくして、ソレノイド１１を流れる直流電流の値は、導
通するトランジスタ、即ち並列回路を形成するコレクタ
抵抗の数の増加に応じて、第２図にて実線により示すご
とく段階的に増大するように決定され、このためプラン
ジャ１２のストロークも同様に段階的に増大し、これに
応じて弁１４の開度が大きくなる。

この場合、ソレノイド１１を流れる直流電流の値は、各
トランジスタが飽和領域にて導通しているので周囲温度
により影響されて変動することはない。

また、検出器Ｖｃからのアナログ電圧が低くなる場合に
ついては、上記作用と実質的に反対の作用となるので、
その説明は省略する。

かかる場合、プランジャ１２が、ソレノイド１１からの
段階的かつ不連続な値を有する電磁力を受けて往復動す
るので、本明細書の冒頭に述べた履歴現象を伴うことな
く、弁１４の開度を検出器Ｖｃからのアナログ電圧に対
応させて一義的に制御できる。

なお、上述した直流電流の値の段階的変化はコレクタ抵
抗３１ａ〜３６ａの値を適宜選定することにより等
間隔に又は不等間隔となるように任意に調節できる。

なお、本考案の実施にあたっては、トランジスタ３１〜
３６に代えてＳＣＲ等の半導体スイッチ素子を採用して
も、上記実施例と同様の作用を実現することができる。

以上要するに、本考案においては、前記実施例にて例示
したごとく、温度等のアナログ量をアナログ信号として
検出し、このアナログ信号の値をディジタル値に変換す
るとともにこの変換結果をこれに対応した数の出力信号
として発生し、これら各出力信号にそれぞれ応答して複
数の半導体スイッチ素子をその各飽和領域にて導通させ
、かつこれら各半導体スイッチ素子の導通にそれぞれ応
答して互いに並列回路を形成する抵抗素子の数により比
例電磁弁のソレノイドに付与すべき直流電流の値を決定
するようにしたので、かかる直流電流の値の決定が、上
述したディジタル変換及び各半導体スイッチ素子の飽和
領域における導通との関連にて、周囲温度の変化とはか
かわりなく、前記並列回路を形成する抵抗素子の数によ
り、前記アナログ量に一義的に対応する不連続な値とし
て精度よくなされ得る。

また、前記ソレノイドから生じる電磁力も、前記直流電
流の値に比例した不連続な値となるため、比例電磁弁の
プランジャが前記ソレノイドからの不連続な値としての
電磁力を受けて、本明細書の冒頭に述べた履歴現象を伴
うことなく円滑に変位し、その結果、前記プランジャの
全ストローク長に亘り、比例電磁弁の開度が、前記アナ
ログ量に一義的に対応する値として常に精度よく制御さ
れ得る。

【図面の簡単な説明】第１図は比例電磁弁に本考案を実施した回路構成図、第
２図は比例電磁弁の作動特性を示すグラフである。符号の説明、１０・・・比例電磁弁、１１・・・ソレノ
イド、３１〜３６・・・トランジスタ、２０・・・Ａ直
流電源、Ｖｃ・・・検出器。Ｄ変換器、Ｅ・・・

Claims

【実用新案登録請求の範囲】

直流電源から直流電流を付与されるソレノイドを備えた
比例電磁弁において、温度等のアナログ量を検出してこ
れをアナログ信号として発生する検出器と、前記アナロ
グ信号に応答してこのアナログ信号の値をディジタル値
に変換するとともにこの変換結果をこれに対応した数の
出力信号として発生するＡ−Ｄ変換器と、前記各出力信
号に応答してその各飽和領域にて導通する複数の半導体
スイッチ素子と、これら複数の半導体スイッチ素子の導
通にそれぞれ応答して互いに並列回路を形成したときそ
の並列回路により前記直流電流の値を決定する複数の抵
抗素子とを設けたことを特徴とする比例電磁弁のための
電気制御回路。