JPS59144954A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPS59144954A
JPS59144954A JP1813183A JP1813183A JPS59144954A JP S59144954 A JPS59144954 A JP S59144954A JP 1813183 A JP1813183 A JP 1813183A JP 1813183 A JP1813183 A JP 1813183A JP S59144954 A JPS59144954 A JP S59144954A
Authority
JP
Japan
Prior art keywords
information
input
time
processing
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1813183A
Other languages
English (en)
Inventor
Osamu Hirata
修 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1813183A priority Critical patent/JPS59144954A/ja
Publication of JPS59144954A publication Critical patent/JPS59144954A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は主演算処理部と入出力処理部とを備え。
入出力処理部に計時手段全備え、入出力処理部より所定
時間に主演算処理部を起動し、情報音送出する情報処理
/ステムvc関−rる。
従来技術 従来、所定時刻が来ると入カテ〜り等をMl込み入力デ
ータ等に対する処理を行なう情報処理システムが存在し
ていたが、このような/ステムに於いては時刻の計時及
び所定時刻の一致判定は主演算処理部が行ない、 Fg
r定時刻になると入出力部を駆動し情報処理を行なって
いた。また処理を行なうに必要なプログラム(グ主演算
部側に蓄えられており1人出力部に対応したプログラム
を読み出してくる必要があった。
しかしシステムの記憶容清の充分でない場合などには多
数の入出力機器に対する各々の処理部jl及び処理結果
などの格納が困難であり、また多くの処理’k Uアル
タイムで実行する場合などは装置及び処理プログラムの
スケジューリングが複雑になり、また処理スピードも遅
かった。
目的 本発明は上述の欠点に鑑みなされたもので、その目的と
する所は入出力部に計時手段及び記憶手段を備えること
により入出力部より演算処理部に対して所定時刻に記憶
手段に記憶したプログラムやデータを送出することによ
シ演算処理部が入出力部を常時コントロールせずに有効
に制御することができるtff報処理ンステムを提供す
ることにある。
実施例 以下図面を参照して本発明の一実#1例について説明す
る。
第1図は本実施例のブロック図であるっ図において、■
は入出力部であり、入出力部1には入力用キーボードユ
ニット2.入出力処理部(以下スレーブCPUという)
3、表示器4.スレーブCPU用のメモリである読み書
き可能なRAM5゜コントロール用プログラム等の格納
烙れているROM6.RAM5に内蔵されているコマン
ドバッファ8.計時部7.コマンド°バッファ送出許可
を示すスリーブリクエストフラッグ9.及びRAM5 
、ROM6とスレーブCPU3との間のデータバス10
1アト°レスバス11が含マレる。
この入出力部はデータバス17及びコント0−ルパス1
8を介して演算処理部(以下MPU  という)30と
接続されている。MPU30にはテータバス38及びア
ドレスバス36を介して読み書き可能なメモ!J (R
AM)32及び読み出し専用メモ!J(ROM)34が
接続されている。またMPU30には他の入出力機器4
0も接続され、各種情報の処理が行なわれる。
本実施例の動作全第2図及び第3図全参照して説明する
第2図はMPU30の処理を示すフローチャート、第3
図は入出力部1の処理を示すフローチャートである。
MPU30は、入出力部1のキーボードユニット2のキ
ー人力情報全受は取る場合(ステップ102−Y)は入
出力部1のスレーブCPUaよりキー人力情報を読み込
み、対応する処理を行なう(ステップ104)。入出力
部1の表示器4に対する表示データの変更があれば(ス
テップ106−Y)変更する表示データを入出力部1の
スレーブCPU3にデータバス17及びコントロールバ
ス18を用いて送出する(ステップ108)。そしてス
レーブCPI3より自動送用要求がない場合は、処理を
続行する(ステップ112)。処理の続行中に後述する
起動信号20がオフになった場合は、実行中の処理終了
後、起動信号20のオンを待つ(ステップ128)。起
動信号20がオンであればステップ102よシステップ
112を実行する。
スレーブCP[J3よシ自動出要求のある場合(ステッ
プ110−Y)には、スレーブCPI3のコマンドバッ
ファ内の自動送出データtiき換える時又は新たに書き
込む時(ステップ114−Y)、MPU30はスレーブ
CPU3のコマンドバッファ8内に自励送出(’ff 
@に書き込むべくデータバス17及びコントロールバス
1Bを介してスレーブCPU3に書き込みデータを送出
する(ステップ116)。そしてスレーブCPU3よシ
の自動送出時刻を変更する場合は(ステップ118−Y
)新しい自動送出時刻をスレーブC’P U 3に設定
する(ステップ120)。その後スリーブリクエストを
信号線19によりセットしくステップ122)。
自動送出モードをセントしくステップ124 )。
スレーブCPUよりの起動信号20の入力を待つ(ステ
ップ126)。
スレーブCPU3よシ起!IIII信号20がN1PU
30に入力されると、MPU30はスレーブCPU3の
コマンドバッファ8に格納埒れている自動送出情報を受
は取る(ステップ■30)。自動送出情報の必装入力が
終了すると(ステップ132−Y)スリーブリフニスl
ミーリセットしくステップ■34)受は取った自動送出
情報等による処理を再開する(ステップ102以降)。
ここではコマンドバッファ8へのデータの書き込みを、
スレーブCPUよりの自動送出要求後としたが任意のタ
イミングで書き込んでもよいことはもちろんである。
次に第3図を参照してスレーブCPUの動作を説明する
スレーブCPU3はキーボードユニット2よりキーの入
力が有ると(ステップ202−Y)、入力されたキー人
力データを取9込みメモリRAM5に格納する(ステッ
プ204)。そしてMPU30よりキー人力データの転
送要求があれ如:(ステップ206−Y)キー人力デー
タ’2MPU30に送出する(ステップ208)。また
MPU30より、表示器4への表示内容に変更があれは
(ステップ210−Y)表示器4への新しい表示データ
を受は取υ1表示器4へ表示する(ステップ212)。
スレーブCPU3ではMPU30より表示データが送ら
れてくると(ステップ106−Y)送られてきた情報を
入力し、表示器4に表示させる(ステップ212)。
MPU30よりのコマンドバッファ8へのqkキ込み情
報があれは(ステップ214−Y)MPU30よシの情
報全コマンドバッファ8に書き込む(ステップ216)
。コマンドバッファ8へノ舊き込みデータがなければ(
ステップ204−N)。
MPU30よシ計時部7への設定時刻更新データがある
か否かを調べ(ステップ218)、更新データがあれば
MPU30より受は取り、計時部7にセットする(ステ
ップ220)。そして現在自動送出モードでなければ(
ステップ222−N)新たに自動送出モードにする場合
(ステップ240−Y)UMPU30に対し自動送出要
求全出力しくステップ242 )、ステップ202に戻
る。
自動送出モードになっていれは(ステップ222−Y)
、MP[J’30を停止させるべく起動信号2゜をオン
しくステップ223)、M’P Uya:停止させる。
そして41時部7に設定されたコマンドバッファ自動送
出時刻と百1時時刻が一致するのを待つ(ステップ22
4)。両時刻が一致すると(ステップ224−Y)、信
号線15によりスリーブリクエスト用F/F9(1−リ
セットしくステップ226)。
MPU30を起動すべく起動信号20をオンする(ステ
ップ228)。仄にコマンドバンファ8より格納された
情報音ノ1次lフレームづツMI’U30に送出する(
ステップ230)。■フレーム分送出してコマンドバン
ファ8に格納された1青報が残っていれば(ステップ2
32−N)、スリープリフニス)F/F9がセラ11れ
ているが否が全信号線16により判定しくステップ23
8)、セットされていなければ再びステップ230に戻
シコマンドバツファ8に格納された次のデータkMPU
30に送出する。
スリーブリクエストがセットされていた場合(ステップ
238−Y)はMPU30への自動送出が一担終了した
ことになり、ステップ223に戻り。
MPU全停止させるべく起動信号全オフする。コマンド
バッフア内のデータを全て送出した場@は(ステ7プ2
32−Y)自動送出モード全υセントしくステップ23
4)、コマンドバッファへ次の送出データを書き込むた
め書き込み要求をセットL、(ステップ236)、同様
にステップ202よシ実行する。
効束 以上述べた様に本発明によれは入出力部■の計時部7の
4常に動作δせ1おくだけで一定時間毎の、又は一定時
刻に処理装置を起動させることかでき、一定時間毎の測
定データの収集や、所定の時刻に外部機器全制御するこ
とが可能であり、人出力部以外は通常非常に少ない消費
電力とすることができる。
また入出力部のみの変更で広い範囲の応用が可能となる
。また入出力部にプログラム及びデータを蓄えておき必
要時に演算処理部に転送することが可能となったことに
より演算処理部の入出力部に対する制御e処理プログラ
ム及び処理結果を対応する入出力部に格納することがb
]能となり、同時に多数の入出力部を制御する場合など
に処理プログラムの管理及び処理結果の管理等が非常V
C簡単な構成及び処理手順で容易に実現する。
【図面の簡単な説明】
第1図は本実施例のブロック図、第2図は演算処理部の
処理フローチャート、第3図は入出力部の処理70−テ
ヤートである。 図において、■は入出力部、2はキーボードユニット、
3は入出力処理部、4は表示器、5は入出力処理部用R
AIV1.6は入出力処理部用ROM。 7は引時部、8iJ−コマンドバッフ7.9はスリーブ
リクエストF/F、 30は演算処理部、32は演算処
理部用RAM、34は演算処理部用ROM。 40は他の入出力機器である。 船許出願人  キャノン株式会社

Claims (1)

  1. 【特許請求の範囲】 1、 演算処理部と、入出力部を有する情報処理システ
    ムにおいて、前記入出力部に時刻を計時する計時手段と
    、所定の時刻を設定する設定手段と。 該設定手段の設定時刻と前記計時手段の計時時刻の一致
    を判別する判別手段と、該判別手段による前記設定時刻
    と前記計時時刻の一致を演算処理部に報知する報知手段
    と、前記演算処理部の制御により情報を記憶する記憶手
    段と、該記憶手段より前記演算処理部に記憶情報を転送
    する転送手段と。 該転送手段の情報の転送杆oj手段と全備え、前記設定
    時刻と前記計時時刻の一致を前記演算処理部に報知し、
    前記転送許可手段の転送許可中前記記憶手段の記憶情報
    を前記演算処理部に転送することを特徴とする情報処理
    /ステム。 2 記憶情報転送中に転送許可手段の転送許可が不許可
    になった場合は次の設定時刻と計時時刻の一致時に報知
    手段全動作をせ記憶手段に記憶された前記記憶情報全前
    記不許可時転送済の情報に引き続いて演算処理部に転送
    することを特徴とする特許請求の範囲第1項記載の情報
    処理/ステム。 3、演q−処理部は入出力部の報知手段による報知まで
    ウェイト状態を取ることを特徴とする特許請求の範囲第
    1項又は第2項記載の情報処理/ステム。 4、 転送許可手段は演算処理部及び入出力部にて制御
    用能であることを特徴とする特許請求の範囲第1項又は
    第2項記載の情報処理/ステム。 5、記憶手段への記憶情報は入出力部の制御グログラム
    及び処理情報であることを特徴とする特許話求の範囲第
    1項記載の情報処理システム。
JP1813183A 1983-02-08 1983-02-08 情報処理システム Pending JPS59144954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1813183A JPS59144954A (ja) 1983-02-08 1983-02-08 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1813183A JPS59144954A (ja) 1983-02-08 1983-02-08 情報処理システム

Publications (1)

Publication Number Publication Date
JPS59144954A true JPS59144954A (ja) 1984-08-20

Family

ID=11963049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1813183A Pending JPS59144954A (ja) 1983-02-08 1983-02-08 情報処理システム

Country Status (1)

Country Link
JP (1) JPS59144954A (ja)

Similar Documents

Publication Publication Date Title
US5327551A (en) System using copy of current pointer saved before changing a selectively restoring original data based upon status of updating flag
JPH06187296A (ja) マルチプロセッサシステム
US7664900B2 (en) Multiprocessor system and method for processing memory access
EP0470624B1 (en) DMA controller having jump function
US5481756A (en) DMA controller mailing auto-initialize halting unit
US5179690A (en) System for display emulation by intercepting and changing control data stored in one of multiple temporary registers to suitable display control data
JPS59144954A (ja) 情報処理システム
JP2000298640A (ja) Dma装置
JP2665836B2 (ja) 液晶表示制御装置
JP2004070148A (ja) 液晶表示制御装置
JPH0615318Y2 (ja) 電子スケジュ−ラ
JP2000181416A (ja) 表示制御装置および方法
JPH0469905B2 (ja)
JPH04195563A (ja) メモリシステムの制御装置
JPH0512120A (ja) データキヤツシユ制御方式
JPH1029477A (ja) 電子制御装置及びその制御方法
JP2793258B2 (ja) 位置決め制御装置のデータ設定方法
JPH10134013A (ja) マルチcpuシステム
JPH03257502A (ja) プロセス入力装置
JPH0683760A (ja) データ転送装置
JPH04107666A (ja) Dma転送方式
JPH0333951A (ja) マイクロコンピュータシステム
JPH0836544A (ja) データ転送方式
JPH07120309B2 (ja) 記憶装置間ページデータ転送制御方式
JPH01248207A (ja) 数値制御装置