JP2000298640A - Ｄｍａ装置 - Google Patents
Ｄｍａ装置Info
- Publication number
- JP2000298640A JP2000298640A JP11104228A JP10422899A JP2000298640A JP 2000298640 A JP2000298640 A JP 2000298640A JP 11104228 A JP11104228 A JP 11104228A JP 10422899 A JP10422899 A JP 10422899A JP 2000298640 A JP2000298640 A JP 2000298640A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- descriptor
- information
- register
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 現在、転送されているブロックが何番目のデ
ィスクリプタに設定されているブロックなのかの認識を
容易にする。１つ目のブロック転送完了と次のブロック
転送の開始までの時間を任意に設定可とする。ディスク
リプタの生成，設定，保存をプログラムにおいて管理し
やすくする。 【解決手段】 それぞれが、転送情報のブロックを示
す、転送元アドレス情報６１２／６２２および転送バイ
ト数情報６１３／６２３を含む、１以上のディスクリプ
タ６１０／６２０；および、これらのディスクリプタの
情報が指定する転送情報をメモリ６３０／６４０から読
出す転送制御手段４００；を備えるＤＭＡ装置におい
て、転送制御手段は、１つのディスクリプタの情報に基
づいた１ブロックの転送毎に、タイマ変数が示すタイミ
ングで、継続割込みを発生する、ことを特徴とする。デ
ィスクリプタ毎にその管理用の「未使用」デ−タを有す
る。
ィスクリプタに設定されているブロックなのかの認識を
容易にする。１つ目のブロック転送完了と次のブロック
転送の開始までの時間を任意に設定可とする。ディスク
リプタの生成，設定，保存をプログラムにおいて管理し
やすくする。 【解決手段】 それぞれが、転送情報のブロックを示
す、転送元アドレス情報６１２／６２２および転送バイ
ト数情報６１３／６２３を含む、１以上のディスクリプ
タ６１０／６２０；および、これらのディスクリプタの
情報が指定する転送情報をメモリ６３０／６４０から読
出す転送制御手段４００；を備えるＤＭＡ装置におい
て、転送制御手段は、１つのディスクリプタの情報に基
づいた１ブロックの転送毎に、タイマ変数が示すタイミ
ングで、継続割込みを発生する、ことを特徴とする。デ
ィスクリプタ毎にその管理用の「未使用」デ−タを有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイレクト・メモ
リ・アクセス（ＤＭＡ）装置に関する。
リ・アクセス（ＤＭＡ）装置に関する。
【０００２】
【従来の技術】特開平７−２１１１７号公報には、ＤＭ
Ａの１バスサイクル転送，２バスサイクル転送，バ−ス
ト転送およびサイクルスチ−ル転送が説明され、バ−ス
ト転送には単転送モ−ド，繰返し転送モ−ド，アレイタ
ェ−ン転送モ−ドおよびリンクアレイ転送モ−ドの４モ
−ドがあることが説明されている。
Ａの１バスサイクル転送，２バスサイクル転送，バ−ス
ト転送およびサイクルスチ−ル転送が説明され、バ−ス
ト転送には単転送モ−ド，繰返し転送モ−ド，アレイタ
ェ−ン転送モ−ドおよびリンクアレイ転送モ−ドの４モ
−ドがあることが説明されている。
【０００３】従来のディスクリプタ方式のコントロ−ラ
（ＤＭＡＣ）は、転送開始タイミングをカウンタのアン
ダーフローを使って制御することはできたが転送終了の
タイミングを遅らせることはできなかった。また、ディ
スクリプタによって指定される転送対象のブロックを連
続で転送することができても、ブロック転送完了で一旦
停止し、再起動することはできなかった。
（ＤＭＡＣ）は、転送開始タイミングをカウンタのアン
ダーフローを使って制御することはできたが転送終了の
タイミングを遅らせることはできなかった。また、ディ
スクリプタによって指定される転送対象のブロックを連
続で転送することができても、ブロック転送完了で一旦
停止し、再起動することはできなかった。
【０００４】
【発明が解決しようとする課題】ディスクリプタを使っ
た転送ではディスクリプタのチェーンが終了し、すべて
のブロックが転送完了した場合にのみ、完了割り込みが
発生していた。しかし、プリンタの描画処理のようにブ
ロック毎の処理とブロック毎の転送を同時に行う場合、
現在、転送されているブロックが何番目のディスクリプ
タに設定されているブロックなのかをプログラムが知る
ことができなかった。周期的なブロック転送を異なるブ
ロックに対して行うとき、転送先デバイスの処理が完了
してから、次のブロックを送る必要がある。
た転送ではディスクリプタのチェーンが終了し、すべて
のブロックが転送完了した場合にのみ、完了割り込みが
発生していた。しかし、プリンタの描画処理のようにブ
ロック毎の処理とブロック毎の転送を同時に行う場合、
現在、転送されているブロックが何番目のディスクリプ
タに設定されているブロックなのかをプログラムが知る
ことができなかった。周期的なブロック転送を異なるブ
ロックに対して行うとき、転送先デバイスの処理が完了
してから、次のブロックを送る必要がある。
【０００５】本発明は、現在、転送されているブロック
が何番目のディスクリプタに設定されているブロックな
のかを認識するための処理を容易にすることを第１の目
的とし、１つ目のブロック転送完了と次のブロック転送
の開始までの時間を設定できるようにすることを第２の
目的とし、ディスクリプタの生成，設定，保存をプログ
ラムにおいて管理しやすくすることを第３の目的とす
る。
が何番目のディスクリプタに設定されているブロックな
のかを認識するための処理を容易にすることを第１の目
的とし、１つ目のブロック転送完了と次のブロック転送
の開始までの時間を設定できるようにすることを第２の
目的とし、ディスクリプタの生成，設定，保存をプログ
ラムにおいて管理しやすくすることを第３の目的とす
る。
【０００６】
【課題を解決するための手段】（１）それぞれが、転送
情報の転送単位区分(ブロック)を示す、一転送単位（１
ブロック）の転送元アドレス情報(612/622)および転送
バイト数情報(613/623)を含む、１以上のディスクリプ
タ(610/620)；および、これらのディスクリプタから順
次に転送元アドレス情報および転送バイト数情報を読出
してこれらの情報に従って転送情報をメモリ(630/640)
から読出す転送制御手段(400)；を備えるＤＭＡ装置に
おいて、前記転送制御手段(400)は、１つのディスクリ
プタの情報に基づいた一単位の転送毎に割込み信号(継
続割込み)を発生する、ことを特徴とするＤＭＡ装置。
なお、理解を容易にするためにカッコ内には、図面に示
し後述する実施例の対応要素の符号又は対応事項を、参
考までに付記した。以下も同様である。
情報の転送単位区分(ブロック)を示す、一転送単位（１
ブロック）の転送元アドレス情報(612/622)および転送
バイト数情報(613/623)を含む、１以上のディスクリプ
タ(610/620)；および、これらのディスクリプタから順
次に転送元アドレス情報および転送バイト数情報を読出
してこれらの情報に従って転送情報をメモリ(630/640)
から読出す転送制御手段(400)；を備えるＤＭＡ装置に
おいて、前記転送制御手段(400)は、１つのディスクリ
プタの情報に基づいた一単位の転送毎に割込み信号(継
続割込み)を発生する、ことを特徴とするＤＭＡ装置。
なお、理解を容易にするためにカッコ内には、図面に示
し後述する実施例の対応要素の符号又は対応事項を、参
考までに付記した。以下も同様である。
【０００７】これによれば、ディスクリプタ毎に割込み
信号を発生するので、この信号に応答して、実行したデ
ィスクリプタの数をカウントアップして、何番目のディ
スクリプタに設定されているブロックの転送なのかを認
識することが可能になる。また、割込み信号に応答して
次のブロックの転送を開始するか一時的に保留するかの
チェックを行なって開始可のときに転送を開始するな
ど、順次転送を抑制することも可能になる。
信号を発生するので、この信号に応答して、実行したデ
ィスクリプタの数をカウントアップして、何番目のディ
スクリプタに設定されているブロックの転送なのかを認
識することが可能になる。また、割込み信号に応答して
次のブロックの転送を開始するか一時的に保留するかの
チェックを行なって開始可のときに転送を開始するな
ど、順次転送を抑制することも可能になる。
【０００８】
【発明の実施の形態】（２）各ディスクリプタは割込み
発生タイミング情報(モ-ドワ-ド614のタイマ変数)を含
み、転送制御手段(400)は、１つのディスクリプタの情
報に基づいた一単位の転送毎に該ディスクリプタが保持
した割込み発生タイミング情報が指定するタイミングで
割込み信号を発生する。
発生タイミング情報(モ-ドワ-ド614のタイマ変数)を含
み、転送制御手段(400)は、１つのディスクリプタの情
報に基づいた一単位の転送毎に該ディスクリプタが保持
した割込み発生タイミング情報が指定するタイミングで
割込み信号を発生する。
【０００９】これによれば、割り込みのタイミングや継
続のタイミングをディスクリプタ毎に設定することがで
きる。 （３）各ディスクリプタは、それに宛てられた一単位の
転送の制御には無関係な、ディスクリプタ管理用のデ−
タ（モ-ドワ-ド614の「未使用」）を含む。
続のタイミングをディスクリプタ毎に設定することがで
きる。 （３）各ディスクリプタは、それに宛てられた一単位の
転送の制御には無関係な、ディスクリプタ管理用のデ−
タ（モ-ドワ-ド614の「未使用」）を含む。
【００１０】ディスクリプタ毎にディスクリプタ管理用
のデ−タを用意することで、ソフトウェアによるディス
クリプタの管理を容易に行なうことができる。 （４）各ディスクリプタが、割込み信号の発生を指定す
るデ−タ(モ-ドワ-ド614のCONT)を含み、転送制御手段
(400)は、各ディスクリプタから情報を読込むときに該
指定デ−タをコントロ−ルレジスタ(402)に書込んで、
情報を読込んだディスクリプタの情報に基づいた一単位
の転送の終了時に、該指定デ−タに基づいて割込み信号
を発生する。 （５）ディスクリプタ毎に割り込みを発生させることが
できるＤＭＡコントローラ。 （６）ディスプリクタ毎に割り込み発生タイミングと再
起動のタイミングを遅らせることができるＤＭＡコント
ローラ。 （７）ディスクリプタ内に動作に無関係なデータ(モ-ド
ワ-ド614の「未使用」)を設けたことを特徴とするＤＭＡ
コントローラ。
のデ−タを用意することで、ソフトウェアによるディス
クリプタの管理を容易に行なうことができる。 （４）各ディスクリプタが、割込み信号の発生を指定す
るデ−タ(モ-ドワ-ド614のCONT)を含み、転送制御手段
(400)は、各ディスクリプタから情報を読込むときに該
指定デ−タをコントロ−ルレジスタ(402)に書込んで、
情報を読込んだディスクリプタの情報に基づいた一単位
の転送の終了時に、該指定デ−タに基づいて割込み信号
を発生する。 （５）ディスクリプタ毎に割り込みを発生させることが
できるＤＭＡコントローラ。 （６）ディスプリクタ毎に割り込み発生タイミングと再
起動のタイミングを遅らせることができるＤＭＡコント
ローラ。 （７）ディスクリプタ内に動作に無関係なデータ(モ-ド
ワ-ド614の「未使用」)を設けたことを特徴とするＤＭＡ
コントローラ。
【００１１】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。
照した以下の実施例の説明より明らかになろう。
【００１２】
【実施例】図１に本発明の一実施例の構成を示す。ＣＰ
Ｕ１００はマイクロプロセッサである。ＲＯＭ２００は
ＣＰＵ１００が実行するプログラムを格納するリードオ
ンリーメモリである。メモリコントローラ３００はＲＡ
Ｍ６００の制御信号を発生し、ＣＰＵ１００やＤＭＡコ
ントローラ４００の要求に応じてＲＡＭ６００に対して
リードやライトを行う回路である。ＤＭＡコントローラ
４００が、本発明の一実施例のＤＭＡ装置の主要部であ
る。Ｉ／Ｏデバイス５００はたとえばハードディスクの
ようなデータ転送の対象となるデバイスである。ＲＡＭ
６００はリードライト可能なランダムアクセスメモリで
ある。
Ｕ１００はマイクロプロセッサである。ＲＯＭ２００は
ＣＰＵ１００が実行するプログラムを格納するリードオ
ンリーメモリである。メモリコントローラ３００はＲＡ
Ｍ６００の制御信号を発生し、ＣＰＵ１００やＤＭＡコ
ントローラ４００の要求に応じてＲＡＭ６００に対して
リードやライトを行う回路である。ＤＭＡコントローラ
４００が、本発明の一実施例のＤＭＡ装置の主要部であ
る。Ｉ／Ｏデバイス５００はたとえばハードディスクの
ようなデータ転送の対象となるデバイスである。ＲＡＭ
６００はリードライト可能なランダムアクセスメモリで
ある。
【００１３】ＤＭＡを行う前に、ＣＰＵ１００がＲＡＭ
６００にディスクリプタを用意する。図２に、ＲＡＭ６
００上に２つのディスクリプタ６１０，６２０を生成し
た態様を示し、図３の（ａ）に、１つのディスクリプタ
６１０の構造を示す。図２に示すようにディスクリプタ
を２つ生成したとすると、第１のディスクリプタ６１０
のネクストディスクリプタポインタレジスタ６１１（メ
モリの１領域：１つのレジスタ）には、第２のディスク
リプタ６２０の先頭アドレスが格納されている。
６００にディスクリプタを用意する。図２に、ＲＡＭ６
００上に２つのディスクリプタ６１０，６２０を生成し
た態様を示し、図３の（ａ）に、１つのディスクリプタ
６１０の構造を示す。図２に示すようにディスクリプタ
を２つ生成したとすると、第１のディスクリプタ６１０
のネクストディスクリプタポインタレジスタ６１１（メ
モリの１領域：１つのレジスタ）には、第２のディスク
リプタ６２０の先頭アドレスが格納されている。
【００１４】第２のディスクリプタ６２０の転送元アド
レスレジスタ６１２のデ−タは、バッファメモリ６３
０の先頭のアドレスを示す。バッファメモリ６３０に
は転送すべきデータが格納されている。第１のディスク
リプタ６１０の転送バイト数レジスタ６１３には、バッ
ファメモリ６３０に格納されたデータのうち、転送す
べきバイト数が格納されている。
レスレジスタ６１２のデ−タは、バッファメモリ６３
０の先頭のアドレスを示す。バッファメモリ６３０に
は転送すべきデータが格納されている。第１のディスク
リプタ６１０の転送バイト数レジスタ６１３には、バッ
ファメモリ６３０に格納されたデータのうち、転送す
べきバイト数が格納されている。
【００１５】第１のディスクリプタ６１０のモードワー
ドレジスタ６１４の、最下位ビットすなわちビットＮ
ｏ．０には、この第１のディスクリプタ６１０で示され
る転送が終了したら、割り込みを発生するかどうかをき
めるフラグデ−タCONTが存在し、これが「１」のとき、
ＤＭＡコントロ−ラ４００が割り込み信号を発生する。
同様に、第２のディスクリプタ６２０に示されるネクス
トディスクリプタポインタレジスタ６２１には、もし、
あれば第３のディスクリプタの先頭アドレスが格納され
るが、図示例では、第２のディスクリプタ６２０は最後
のディスクリプタなので、終了であることをＤＭＡコン
トロ−ラ４００に教えるために、「０」が格納される。
第２のディスクリプタ６２０の転送元アドレスレジスタ
６２２はバッファメモリ６４０の先頭アドレスを示
し、バッファメモリ６４０には転送すべきデータが格
納されている。第２のディスクリプタ６２０の転送バイ
ト数レジスタ６２３にはバッファメモリ６４０に格納
されたデータのうち、転送すべきバイト数が格納されて
いる。第２のディスクリプタ６２０のモードワードレジ
スタ６２４には、何も設定されていない。
ドレジスタ６１４の、最下位ビットすなわちビットＮ
ｏ．０には、この第１のディスクリプタ６１０で示され
る転送が終了したら、割り込みを発生するかどうかをき
めるフラグデ−タCONTが存在し、これが「１」のとき、
ＤＭＡコントロ−ラ４００が割り込み信号を発生する。
同様に、第２のディスクリプタ６２０に示されるネクス
トディスクリプタポインタレジスタ６２１には、もし、
あれば第３のディスクリプタの先頭アドレスが格納され
るが、図示例では、第２のディスクリプタ６２０は最後
のディスクリプタなので、終了であることをＤＭＡコン
トロ−ラ４００に教えるために、「０」が格納される。
第２のディスクリプタ６２０の転送元アドレスレジスタ
６２２はバッファメモリ６４０の先頭アドレスを示
し、バッファメモリ６４０には転送すべきデータが格
納されている。第２のディスクリプタ６２０の転送バイ
ト数レジスタ６２３にはバッファメモリ６４０に格納
されたデータのうち、転送すべきバイト数が格納されて
いる。第２のディスクリプタ６２０のモードワードレジ
スタ６２４には、何も設定されていない。
【００１６】従来のディスクリプタ方式のＤＭＡでは、
最終ディスクリプタで示されるブロックを転送完了する
と割り込みを発生していた。本実施例では、図３に示す
ように、最終ディスクリプタの前のディスクリプタ６１
０内に割り込みイネーブルビット「CONT」を設けること
で、ディスクリプタ単位で割り込みを発生させることを
できるようにした。ディスクリプタのサイズは何ワード
でも、機能に問題はないがここでは４ワードとし、ディ
スクリプタの先頭アドレスからの増分アドレスをオフセ
ットとして図３の（ａ）に示す。ネクストディスクリプ
タアドレスレジスタ６１１は、ディスクリプスタ６１
０，６２０をチェーン構造にしてリンクしていけるよう
に、次に実行すべきディスクリプスタ６２０のアドレス
を格納する。転送元アドレスレジスタ６１２のデ−タ
は、このディスクリプタ６１０がバッファメモリ６３
０からＩ／Ｏデバイス５００への転送を行うものとし
て、ＲＡＭメモリ６００上に確保された転送データ（６
３０）の先頭アドレスを示す。転送バイト数レジスタ６
１３のデ−タは転送すべき長さ（バイト数）を示す。
最終ディスクリプタで示されるブロックを転送完了する
と割り込みを発生していた。本実施例では、図３に示す
ように、最終ディスクリプタの前のディスクリプタ６１
０内に割り込みイネーブルビット「CONT」を設けること
で、ディスクリプタ単位で割り込みを発生させることを
できるようにした。ディスクリプタのサイズは何ワード
でも、機能に問題はないがここでは４ワードとし、ディ
スクリプタの先頭アドレスからの増分アドレスをオフセ
ットとして図３の（ａ）に示す。ネクストディスクリプ
タアドレスレジスタ６１１は、ディスクリプスタ６１
０，６２０をチェーン構造にしてリンクしていけるよう
に、次に実行すべきディスクリプスタ６２０のアドレス
を格納する。転送元アドレスレジスタ６１２のデ−タ
は、このディスクリプタ６１０がバッファメモリ６３
０からＩ／Ｏデバイス５００への転送を行うものとし
て、ＲＡＭメモリ６００上に確保された転送データ（６
３０）の先頭アドレスを示す。転送バイト数レジスタ６
１３のデ−タは転送すべき長さ（バイト数）を示す。
【００１７】モードワードレジスタ６１４は、ディスク
リプタ単位での動作モードを設定するためのワードを格
納し、詳細は図３の（ｂ）に示す。モードワードレジス
タ６１４は、この実施例の場合３２ｂｉｔの長さをも
つ。その最下位ビットであるビットＮｏ．０のデ−タCO
NTは、「０」と「１」の２つの状態を取ることができ、
このＢｉｔデ−タCONTは割り込みイネーブルビットとし
て機能する。割り込みイネーブルビットとは、このビッ
トが「１」に設定されているディスクリプタの示す転送
が完了したら、割り込みを発生することを許可すること
を示す。
リプタ単位での動作モードを設定するためのワードを格
納し、詳細は図３の（ｂ）に示す。モードワードレジス
タ６１４は、この実施例の場合３２ｂｉｔの長さをも
つ。その最下位ビットであるビットＮｏ．０のデ−タCO
NTは、「０」と「１」の２つの状態を取ることができ、
このＢｉｔデ−タCONTは割り込みイネーブルビットとし
て機能する。割り込みイネーブルビットとは、このビッ
トが「１」に設定されているディスクリプタの示す転送
が完了したら、割り込みを発生することを許可すること
を示す。
【００１８】図４の（ａ）に、ＤＭＡＣ（ＤＭＡコント
ロ−ラ）４００の構成を示す。ディスクリプタポインタ
レジスタ４０１は、ＲＡＭメモリ６００上に格納された
ディスクリプタ（６１０／６２０）の先頭アドレスを格
納するためのレジスタである。コントロールレジスタ４
０２は、ＣＰＵ１００からＤＭＡ動作開始の指示をうけ
るためのレジスタである。アドレスレジスタ４０３は、
ディスクリプタが保持する転送元アドレスを格納するも
のであり、転送カウンタ４０９は実際の転送バイト数を
カウントするカウンタである。転送バイト数レジスタ４
１０はディスクリプタで示される転送バイト数を格納す
るためのレジスタである。
ロ−ラ）４００の構成を示す。ディスクリプタポインタ
レジスタ４０１は、ＲＡＭメモリ６００上に格納された
ディスクリプタ（６１０／６２０）の先頭アドレスを格
納するためのレジスタである。コントロールレジスタ４
０２は、ＣＰＵ１００からＤＭＡ動作開始の指示をうけ
るためのレジスタである。アドレスレジスタ４０３は、
ディスクリプタが保持する転送元アドレスを格納するも
のであり、転送カウンタ４０９は実際の転送バイト数を
カウントするカウンタである。転送バイト数レジスタ４
１０はディスクリプタで示される転送バイト数を格納す
るためのレジスタである。
【００１９】ＤＭＡ転送制御回路４０４は、アドレスレ
ジスタ４０３の転送元アドレスと転送カウンタ４０９の
カウント値（転送済バイト数）の和で示されるアドレス
のメモリをアクセスし、実際の転送を行う回路である。
モードレジスタ４０６はディスクリプタのモードワード
レジスタ６１４，６２４のデ−タを格納するためのレジ
スタである。ディスクリプタ制御回路４０５は、ディス
クリプタ６１０，６２０の読み込みを行う回路である。
割込みイネーブル信号ライン４０７を介して、モ−ドレ
ジスタ４０６の割込み指示ビットCONTのデ−タ（「１」
又は「０」）がＤＭＡ転送制御回路４０４に与える。こ
れが転送完了時に割り込みを発生させるかどうかを知ら
せる信号である。ディスクリプタで示される転送が完了
したときに、ＤＭＡ転送制御回路４０４（ＤＭＡＣ４０
０）は、割込み信号ライン４０８を介してＣＰＵ１００
に対して割込みを知らせる信号を与える。
ジスタ４０３の転送元アドレスと転送カウンタ４０９の
カウント値（転送済バイト数）の和で示されるアドレス
のメモリをアクセスし、実際の転送を行う回路である。
モードレジスタ４０６はディスクリプタのモードワード
レジスタ６１４，６２４のデ−タを格納するためのレジ
スタである。ディスクリプタ制御回路４０５は、ディス
クリプタ６１０，６２０の読み込みを行う回路である。
割込みイネーブル信号ライン４０７を介して、モ−ドレ
ジスタ４０６の割込み指示ビットCONTのデ−タ（「１」
又は「０」）がＤＭＡ転送制御回路４０４に与える。こ
れが転送完了時に割り込みを発生させるかどうかを知ら
せる信号である。ディスクリプタで示される転送が完了
したときに、ＤＭＡ転送制御回路４０４（ＤＭＡＣ４０
０）は、割込み信号ライン４０８を介してＣＰＵ１００
に対して割込みを知らせる信号を与える。
【００２０】ＣＰＵ１００が、ＲＡＭ６００上に転送デ
−タおよびディスクリプタを設定し、そしてＤＭＡＣ４
００のディスクリプタポィンタレジスタ４０１に第１デ
ィスクリプタの先端アドレスを書込み、コントロールレ
ジスタ４０２の、図４の（ｃ）に示すビットEXECに、
「１」を書くと、これに応答してＤＭＡＣ４００が転送
動作を開始する。
−タおよびディスクリプタを設定し、そしてＤＭＡＣ４
００のディスクリプタポィンタレジスタ４０１に第１デ
ィスクリプタの先端アドレスを書込み、コントロールレ
ジスタ４０２の、図４の（ｃ）に示すビットEXECに、
「１」を書くと、これに応答してＤＭＡＣ４００が転送
動作を開始する。
【００２１】図５に、ＤＭＡＣ４００の転送動作フロー
を示す。開始７０１は、ＣＰＵ１００がＤＭＡＣ４００
のコントロールレジスタ４０２のEXECビットに「１」を
立てることで始まり、ＤＭＡＣ４００はまずディスクリ
プタ読み出し７０２に進む。すなわちメモリ上のディス
クリプタを読み出しに行く。具体的には、ＤＭＡＣ４０
０は、ディスクリプタポインタレジスタ４０１のデ−タ
が示すアドレス（ディスクリプタ６１０）の内容を４ワ
ード読み出して、最初のワード（ネクスディスクリプタ
アドレス）を図４の（ａ）に示すネクストディスクリプ
タポインタレジスタ４１１へ格納し、２番目のワード
（転送元アドレス）はアドレスレジスタ４０３へ格納
し、３番目のワード（転送バイト数）は転送バイト数レ
ジスタ４１０へ格納し、４番目のワード（モ−ドワ−
ド）はモードレジスタ４０６およびコントロ−ルレジス
タ４０２へ格納する。その動作波形を図６に示す。
を示す。開始７０１は、ＣＰＵ１００がＤＭＡＣ４００
のコントロールレジスタ４０２のEXECビットに「１」を
立てることで始まり、ＤＭＡＣ４００はまずディスクリ
プタ読み出し７０２に進む。すなわちメモリ上のディス
クリプタを読み出しに行く。具体的には、ＤＭＡＣ４０
０は、ディスクリプタポインタレジスタ４０１のデ−タ
が示すアドレス（ディスクリプタ６１０）の内容を４ワ
ード読み出して、最初のワード（ネクスディスクリプタ
アドレス）を図４の（ａ）に示すネクストディスクリプ
タポインタレジスタ４１１へ格納し、２番目のワード
（転送元アドレス）はアドレスレジスタ４０３へ格納
し、３番目のワード（転送バイト数）は転送バイト数レ
ジスタ４１０へ格納し、４番目のワード（モ−ドワ−
ド）はモードレジスタ４０６およびコントロ−ルレジス
タ４０２へ格納する。その動作波形を図６に示す。
【００２２】図６を参照すると、ＣＬＫ信号はシステム
の動作の基本となるクロック信号を示す。ＴＲＺ＿ＳＴ
ＡＲＴ信号はメモリに対するアクセスが開始されたこと
を示す。ＡＤＤＲＥＳＳ信号はメモリのアドレスを示
す。ＤＡＴＡ信号はメモリが出力するデータ信号を示
す。ＲＤＷＲ信号はメモリに対するアクセスが読み出し
か書き込みかを示す。ＩＡＤＤＲ信号はＤＭＡＣ４００
の内部のレジスタのアドレスを示す。ＩＲＤＷＲ信号は
ＤＭＡＣ内部のアクセスが読み出しか書き込みかを示
す。ＩＤＡＴＡ信号はＤＭＡＣ内部のデータを示す。Ｉ
ＲＤＡＴＡ信号はＩＡＤＤＲ信号で指定されたＤＭＡＣ
の内部レジスタの内容を示す信号である。
の動作の基本となるクロック信号を示す。ＴＲＺ＿ＳＴ
ＡＲＴ信号はメモリに対するアクセスが開始されたこと
を示す。ＡＤＤＲＥＳＳ信号はメモリのアドレスを示
す。ＤＡＴＡ信号はメモリが出力するデータ信号を示
す。ＲＤＷＲ信号はメモリに対するアクセスが読み出し
か書き込みかを示す。ＩＡＤＤＲ信号はＤＭＡＣ４００
の内部のレジスタのアドレスを示す。ＩＲＤＷＲ信号は
ＤＭＡＣ内部のアクセスが読み出しか書き込みかを示
す。ＩＤＡＴＡ信号はＤＭＡＣ内部のデータを示す。Ｉ
ＲＤＡＴＡ信号はＩＡＤＤＲ信号で指定されたＤＭＡＣ
の内部レジスタの内容を示す信号である。
【００２３】図６ののＣＬＫ信号立ち上がりでは、Ｔ
ＲＺ＿ＳＴＡＲＴ信号がアサートされて、アクセスが開
始されたことを示し、同時にＡＤＤＲＥＳＳ信号が有効
になり、ＲＤＷＲ信号がハイとなり、読み出しであるこ
とを示している。のクロック立ち上がりでは、そのＡ
ＤＤＲＥＳＳ信号を受けて、メモリはデータをＤＡＴＡ
信号に出力している。同時にＤＭＡＣは内部の取り込む
べきレジスタのアドレスをＩＡＤＤＲ信号に出力し、Ｉ
ＲＤＷＲ信号は内部レジスタに対する書き込みであるこ
とを示している。そして、メモリのデータ（ＤＡＴＡ）
を内部のデータ（ＩＤＡＴＡ）として出力している。
のクロック立ち上がりではＤＭＡＣの内部のデータ（Ｉ
ＤＡＴＡ）からＩＡＤＤＲ信号で示される内部レジスタ
に取り込まれ、レジスタの内容がＩＲＤＡＴＡ信号に保
持されている。のクロック立ち上がりはなにもないア
イドルサイクルを示す。のクロック立ち上がりは次の
アクセスの開始を示す。この図では一回のメモリアクセ
スは４クロックで行われる。以上により第１ディスクリ
プタ６１０の各レジスタ６１１〜６１４の各デ−タが、
ＤＭＡＣ４００の各レジスタ４１１，４０３，４１０，
４０６に書込まれる。
ＲＺ＿ＳＴＡＲＴ信号がアサートされて、アクセスが開
始されたことを示し、同時にＡＤＤＲＥＳＳ信号が有効
になり、ＲＤＷＲ信号がハイとなり、読み出しであるこ
とを示している。のクロック立ち上がりでは、そのＡ
ＤＤＲＥＳＳ信号を受けて、メモリはデータをＤＡＴＡ
信号に出力している。同時にＤＭＡＣは内部の取り込む
べきレジスタのアドレスをＩＡＤＤＲ信号に出力し、Ｉ
ＲＤＷＲ信号は内部レジスタに対する書き込みであるこ
とを示している。そして、メモリのデータ（ＤＡＴＡ）
を内部のデータ（ＩＤＡＴＡ）として出力している。
のクロック立ち上がりではＤＭＡＣの内部のデータ（Ｉ
ＤＡＴＡ）からＩＡＤＤＲ信号で示される内部レジスタ
に取り込まれ、レジスタの内容がＩＲＤＡＴＡ信号に保
持されている。のクロック立ち上がりはなにもないア
イドルサイクルを示す。のクロック立ち上がりは次の
アクセスの開始を示す。この図では一回のメモリアクセ
スは４クロックで行われる。以上により第１ディスクリ
プタ６１０の各レジスタ６１１〜６１４の各デ−タが、
ＤＭＡＣ４００の各レジスタ４１１，４０３，４１０，
４０６に書込まれる。
【００２４】次にＤＭＡＣ４００は、各レジスタ４１
１，４０３，４１０，４０６のデ−タが規定するＤＭＡ
転送（７０３）を開始し、１つのディスクリプタ（第１
ディスクリプタ６１０）で指定されたブロックの転送が
完了したかどうかチェックする（７０４）。ブロックの
転送が完了していなければ、次の転送のためにアドレス
を更新する（７０５）。ブロックの転送が完了するま
で、転送（７０３）を繰り返す。ブロックの転送が完了
すると、ＤＭＡＣ４００は、ディスクリプタそのものの
チェーンが完了した、すなわち全体の転送が完了した、
かどうかをチェックする（７０６）。
１，４０３，４１０，４０６のデ−タが規定するＤＭＡ
転送（７０３）を開始し、１つのディスクリプタ（第１
ディスクリプタ６１０）で指定されたブロックの転送が
完了したかどうかチェックする（７０４）。ブロックの
転送が完了していなければ、次の転送のためにアドレス
を更新する（７０５）。ブロックの転送が完了するま
で、転送（７０３）を繰り返す。ブロックの転送が完了
すると、ＤＭＡＣ４００は、ディスクリプタそのものの
チェーンが完了した、すなわち全体の転送が完了した、
かどうかをチェックする（７０６）。
【００２５】先に述べたが図示例では、第２のディスク
リプタ６２０が最後のディスクリプタなので、終了であ
ることをＤＭＡコントロ−ラ４００に教えるために、
「０」がネクストディスクリプタポインタ６２１に書込
まれており、今転送を実行したディスクリプタが、仮に
最後のディスクリプタ（第２ディスクリプタ６２０）で
あるとすると、ＤＭＡＣ４００のネクストディスクリプ
タポインタレジスタ４１１にはデ−タ「０」が書込まれ
ているので、このデ−タに基づいて、全体の転送が完了
した、と判定する（７０６）。
リプタ６２０が最後のディスクリプタなので、終了であ
ることをＤＭＡコントロ−ラ４００に教えるために、
「０」がネクストディスクリプタポインタ６２１に書込
まれており、今転送を実行したディスクリプタが、仮に
最後のディスクリプタ（第２ディスクリプタ６２０）で
あるとすると、ＤＭＡＣ４００のネクストディスクリプ
タポインタレジスタ４１１にはデ−タ「０」が書込まれ
ているので、このデ−タに基づいて、全体の転送が完了
した、と判定する（７０６）。
【００２６】しかし、今終えた転送が第１ディスクリプ
タ６１０のデ−タに基づくものであると、ネクストディ
スクリプタポインタレジスタ４１１には第１ディスクリ
プタ６１０のネクストディスクリプタポインタ６１１の
デ−タ（第２ディスクリプタ６２０の先頭アドレス）が
あるので、ＤＭＡＣ４００は、次のディスクリプタ（６
２０）が有効であるので、モ−ドレジスタ４０６に格納
している、元はモ−ドワ−ドレジスタ６１４にあったビ
ットCONTの「１」をライン４０７経由で読んで、それが
「１」であるので、コントロ−ルレジスタ４０２に書込
んでいるタイマ変数（元はモ−ドワ−ドレジスタ６１４
にあったデ−タ）を計時タイマに設定して計時を開始
し、タイマ変数が表わす時間が経過すると、継続の割込
みを発生する（７０７）。すなわち、ＤＭＡＣ４００
は、コントロ−ルレジスタ４０２のビットEXECを「０」
にクリアして、ＣＰＵ１００への割込要求ライン４０８
に割込み信号を与える（７０７）。そして、ＣＰＵ１０
０がこれに応答してコントロ−ルレジスタ４０２のビッ
トEXECを「１」にするのを待つ。そして、「１」になる
と、第２ディスクリプタ６２０のデ−タを読込んでレジ
スタ各レジスタ４１１，４０３，４１０，４０６，４０
２に書込み（７０２）、転送（７０３）を行なう。
タ６１０のデ−タに基づくものであると、ネクストディ
スクリプタポインタレジスタ４１１には第１ディスクリ
プタ６１０のネクストディスクリプタポインタ６１１の
デ−タ（第２ディスクリプタ６２０の先頭アドレス）が
あるので、ＤＭＡＣ４００は、次のディスクリプタ（６
２０）が有効であるので、モ−ドレジスタ４０６に格納
している、元はモ−ドワ−ドレジスタ６１４にあったビ
ットCONTの「１」をライン４０７経由で読んで、それが
「１」であるので、コントロ−ルレジスタ４０２に書込
んでいるタイマ変数（元はモ−ドワ−ドレジスタ６１４
にあったデ−タ）を計時タイマに設定して計時を開始
し、タイマ変数が表わす時間が経過すると、継続の割込
みを発生する（７０７）。すなわち、ＤＭＡＣ４００
は、コントロ−ルレジスタ４０２のビットEXECを「０」
にクリアして、ＣＰＵ１００への割込要求ライン４０８
に割込み信号を与える（７０７）。そして、ＣＰＵ１０
０がこれに応答してコントロ−ルレジスタ４０２のビッ
トEXECを「１」にするのを待つ。そして、「１」になる
と、第２ディスクリプタ６２０のデ−タを読込んでレジ
スタ各レジスタ４１１，４０３，４１０，４０６，４０
２に書込み（７０２）、転送（７０３）を行なう。
【００２７】第２ディスクリプタ６２０のデ−タに基づ
いた転送を完了すると、ネクストディスクリプタポイン
タレジスタ４１１のデ−タが「０」になっているので、
ＤＭＡＣ４００は、完了割込み信号を発生して（７０
８）、全処理を完了する。
いた転送を完了すると、ネクストディスクリプタポイン
タレジスタ４１１のデ−タが「０」になっているので、
ＤＭＡＣ４００は、完了割込み信号を発生して（７０
８）、全処理を完了する。
【００２８】継続割込み（７０７）は、ＤＭＡＣ４００
のコントロールレジスタのCONTビットが「１」（第１デ
ィスクリプタ６１０）のとき、有効となるが「０」（第
２ディスクリプタ６２０）のときは、継続割込みは発生
しない。最終ディスクリプタ（６２０）中のモードワー
ド（６２４）にもCONTビット相当のビットは存在する
が、それは「０」とされ、コントロールレジスタ４０２
のCONTビットが「０」になるので、ＤＭＡＣ４００は、
継続割込みは発生せず、完了割込み信号を発生する。
のコントロールレジスタのCONTビットが「１」（第１デ
ィスクリプタ６１０）のとき、有効となるが「０」（第
２ディスクリプタ６２０）のときは、継続割込みは発生
しない。最終ディスクリプタ（６２０）中のモードワー
ド（６２４）にもCONTビット相当のビットは存在する
が、それは「０」とされ、コントロールレジスタ４０２
のCONTビットが「０」になるので、ＤＭＡＣ４００は、
継続割込みは発生せず、完了割込み信号を発生する。
【００２９】上述の実施例では、図３の（ｂ）に示すよ
うに、ディスクリプタのモードワードレジスタ６１４内
にタイマ変数を用意して、１ブロックの転送完了後タイ
マ変数で指定した時間待ってから、継続割込みを発生す
る。このタイマ変数にて、１ブロック転送完了から継続
割込み発生までの時間を設定することができる。最終デ
ィスクリプタ（６２０）のモ−ドワ−ドレジスタ（６２
４）にもタイマ変数を含めて、最終ブロックの転送完了
からその時間分の遅延の後に完了割込み信号を発生する
ようにすることによって、完了割込みのタイミングも設
定可能になる。図３の（ｂ）に示すように、ディスクリ
プタのモードワードレジスタ６１４内に、ディスクリプ
タによる転送制御には無関係の「未使用」ビットを用意
し、ＤＭＡＣ４００がこれを使わないようにすること
で、ソフトウェアによる該「未使用」ビットへの読み書
きが可能であり、ソフトウェアによるディスクリプタの
管理に使用することができる。
うに、ディスクリプタのモードワードレジスタ６１４内
にタイマ変数を用意して、１ブロックの転送完了後タイ
マ変数で指定した時間待ってから、継続割込みを発生す
る。このタイマ変数にて、１ブロック転送完了から継続
割込み発生までの時間を設定することができる。最終デ
ィスクリプタ（６２０）のモ−ドワ−ドレジスタ（６２
４）にもタイマ変数を含めて、最終ブロックの転送完了
からその時間分の遅延の後に完了割込み信号を発生する
ようにすることによって、完了割込みのタイミングも設
定可能になる。図３の（ｂ）に示すように、ディスクリ
プタのモードワードレジスタ６１４内に、ディスクリプ
タによる転送制御には無関係の「未使用」ビットを用意
し、ＤＭＡＣ４００がこれを使わないようにすること
で、ソフトウェアによる該「未使用」ビットへの読み書
きが可能であり、ソフトウェアによるディスクリプタの
管理に使用することができる。
【図１】 本発明の一実施例のＤＭＡシステムの構成を
示すブロック図である。
示すブロック図である。
【図２】 図１に示すＲＡＭ６００上に設定されたディ
スクリプタを模式的に示す図表である。
スクリプタを模式的に示す図表である。
【図３】 （ａ）は図２に示す第１ディスクリプタ６１
０のワ−ド構成を模式的に示す図表、（ｂ）は（ａ）に
示すモ−ドワ−ドレジスタ６１４のデ−タ構成を示す図
表である。
０のワ−ド構成を模式的に示す図表、（ｂ）は（ａ）に
示すモ−ドワ−ドレジスタ６１４のデ−タ構成を示す図
表である。
【図４】 （ａ）は図１に示すＤＭＡコントロ−ラ４０
０の機能構成を示すブロック図、（ｂ）は（ａ）に示す
ディスクリプタポインタレジスタ４０１の格納デ−タの
内容を示す図表であり、（ｃ）はコントロ−ルレジスタ
４０２の限納デ−タの内容の一部を示す図表である。
０の機能構成を示すブロック図、（ｂ）は（ａ）に示す
ディスクリプタポインタレジスタ４０１の格納デ−タの
内容を示す図表であり、（ｃ）はコントロ−ルレジスタ
４０２の限納デ−タの内容の一部を示す図表である。
【図５】 図４に示すＤＭＡコントロ−ラ４００のＤＭ
Ａ転送制御の概要を示すフロ−チャ−トである。
Ａ転送制御の概要を示すフロ−チャ−トである。
【図６】 図４に示すＤＭＡコントロ−ラ４００がＲＡ
Ｍ６００からデ−タを読込むときの読み書きデ−タおよ
び制御信号の発生タイミングを示すタイムチャ−トであ
る。
Ｍ６００からデ−タを読込むときの読み書きデ−タおよ
び制御信号の発生タイミングを示すタイムチャ−トであ
る。
Claims (3)
- 【請求項１】それぞれが、転送情報の転送単位区分を示
す、一転送単位の転送元アドレス情報および転送バイト
数情報を含む、１以上のディスクリプタ；および、これ
らのディスクリプタから順次に転送元アドレス情報およ
び転送バイト数情報を読出してこれらの情報に従って転
送情報をメモリから読出す転送制御手段；を備えるＤＭ
Ａ装置において、 前記転送制御手段は、１つのディスクリプタの情報に基
づいた一単位の転送毎に割込み信号を発生する、ことを
特徴とするＤＭＡ装置。 - 【請求項２】各ディスクリプタは割込み発生タイミング
情報を含み、転送制御手段は、１つのディスクリプタの
情報に基づいた一単位の転送毎に該ディスクリプタが保
持した割込み発生タイミング情報が指定するタイミング
で割込み信号を発生する、請求項１記載のＤＭＡ装置。 - 【請求項３】各ディスクリプタは、それに宛てられた一
単位の転送の制御には無関係な、ディスクリプタ管理用
のデ−タを含む、請求項１又は請求項２記載のＤＭＡ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10422899A JP3824122B2 (ja) | 1999-04-12 | 1999-04-12 | Ｄｍａ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10422899A JP3824122B2 (ja) | 1999-04-12 | 1999-04-12 | Ｄｍａ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000298640A true JP2000298640A (ja) | 2000-10-24 |
| JP3824122B2 JP3824122B2 (ja) | 2006-09-20 |
Family
ID=14375117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10422899A Expired - Fee Related JP3824122B2 (ja) | 1999-04-12 | 1999-04-12 | Ｄｍａ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3824122B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005321842A (ja) * | 2004-05-06 | 2005-11-17 | Nec Engineering Ltd | Ｄｍａ転送システムおよびその転送方法 |
| JP2005339372A (ja) * | 2004-05-28 | 2005-12-08 | Hitachi Ltd | ダイレクトメモリアクセス転送制御装置及びそれを利用したシステム、並びにそのデバッグ支援方法及びシステム |
| JP2006293799A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 情報処理装置、および情報処理方法 |
| US7152129B2 (en) | 2003-08-22 | 2006-12-19 | Fujitsu Limited | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus |
| US7269672B2 (en) | 2003-08-19 | 2007-09-11 | Fujitsu Limited | Bus system design method, bus system, and device unit |
| JP2008502084A (ja) * | 2004-06-30 | 2008-01-24 | インテル・コーポレーション | 一体化したｄｍａエンジンを用いて、高性能に揮発性ディスクドライブメモリへのアクセスを行うための装置および方法 |
| WO2012015273A2 (en) * | 2010-07-29 | 2012-02-02 | Samsung Electronics Co., Ltd. | Direct memory access device for multi-core system and operating method of the same |
| US10469673B2 (en) | 2016-03-14 | 2019-11-05 | Fuji Xerox Co., Ltd. | Terminal device, and non-transitory computer readable medium storing program for terminal device |
-
1999
- 1999-04-12 JP JP10422899A patent/JP3824122B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277969B2 (en) | 2003-08-19 | 2007-10-02 | Fujitsu Limited | Bus system design method, bus system, and device unit |
| US7269672B2 (en) | 2003-08-19 | 2007-09-11 | Fujitsu Limited | Bus system design method, bus system, and device unit |
| US7152129B2 (en) | 2003-08-22 | 2006-12-19 | Fujitsu Limited | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus |
| JP2005321842A (ja) * | 2004-05-06 | 2005-11-17 | Nec Engineering Ltd | Ｄｍａ転送システムおよびその転送方法 |
| JP2005339372A (ja) * | 2004-05-28 | 2005-12-08 | Hitachi Ltd | ダイレクトメモリアクセス転送制御装置及びそれを利用したシステム、並びにそのデバッグ支援方法及びシステム |
| JP2008502084A (ja) * | 2004-06-30 | 2008-01-24 | インテル・コーポレーション | 一体化したｄｍａエンジンを用いて、高性能に揮発性ディスクドライブメモリへのアクセスを行うための装置および方法 |
| JP2006293799A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 情報処理装置、および情報処理方法 |
| CN100401277C (zh) * | 2005-04-13 | 2008-07-09 | 索尼株式会社 | 信息处理器和信息处理方法 |
| US7584307B2 (en) | 2005-04-13 | 2009-09-01 | Sony Corporation | Direct memory access DMA with positional information and delay time |
| WO2012015273A2 (en) * | 2010-07-29 | 2012-02-02 | Samsung Electronics Co., Ltd. | Direct memory access device for multi-core system and operating method of the same |
| WO2012015273A3 (en) * | 2010-07-29 | 2012-04-19 | Samsung Electronics Co., Ltd. | Direct memory access device for multi-core system and operating method of the same |
| CN102640129A (zh) * | 2010-07-29 | 2012-08-15 | 三星电子株式会社 | 用于多核系统的直接存储器存取装置以及所述装置的操作方法 |
| US10469673B2 (en) | 2016-03-14 | 2019-11-05 | Fuji Xerox Co., Ltd. | Terminal device, and non-transitory computer readable medium storing program for terminal device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3824122B2 (ja) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337056B1 (ko) | 상이한 주파수로 동작하는 버스사이에 전송되는 데이터를버퍼링하는 디바이스 및 방법 | |
| JP3181515B2 (ja) | データ転送方法及びその方法を用いたデータ転送装置 | |
| US20090248973A1 (en) | System and method for providing address decode and virtual function (VF) migration support in a peripheral component interconnect express (PCIE) multi-root input/output virtualization (IOV) environment | |
| KR20010104721A (ko) | 프로그램 가능한 대기 상태를 갖는 마이크로프로세싱 장치 | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| JP3824122B2 (ja) | Ｄｍａ装置 | |
| JP3444154B2 (ja) | メモリアクセス制御回路 | |
| JP4097883B2 (ja) | データ転送装置および方法 | |
| JPH06318178A (ja) | キャッシュタグメモリ用キャッシュタグ制御装置及び制御方法 | |
| JP2011070372A (ja) | Ｄｍａ転送制御装置 | |
| US6845418B2 (en) | Bus system for master-slave device accesses, has multiple pseudo-delayer connected to controllers which delay and output access commands to slave devices for having longer latency periods | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| EP0359232A2 (en) | Computer system and method for setting recovery time | |
| JP2002278918A (ja) | Ｄｍａ装置 | |
| JP5441219B2 (ja) | 半導体装置及びシリアルインタフェース回路 | |
| JP2008021040A (ja) | バスマスタ回路、バス制御方法、及びコンピュータプログラム | |
| JP3492139B2 (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 | |
| JP3995370B2 (ja) | 情報処理装置およびそのアクセス制御方法 | |
| JPH01258152A (ja) | メモリ制御装置 | |
| JP2003150534A (ja) | チェインブロック転送方法及び通信制御装置 | |
| JP2001243170A (ja) | データ転送装置 | |
| JP2001117862A (ja) | マイクロコンピュータ | |
| JP2006164119A (ja) | データ処理装置 | |
| JP2000066946A (ja) | メモリコントローラ | |
| JPH04314149A (ja) | Ｒｃメモリの制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |