CN102640129A - 用于多核系统的直接存储器存取装置以及所述装置的操作方法 - Google Patents

用于多核系统的直接存储器存取装置以及所述装置的操作方法 Download PDF

Info

Publication number
CN102640129A
CN102640129A CN201180004784XA CN201180004784A CN102640129A CN 102640129 A CN102640129 A CN 102640129A CN 201180004784X A CN201180004784X A CN 201180004784XA CN 201180004784 A CN201180004784 A CN 201180004784A CN 102640129 A CN102640129 A CN 102640129A
Authority
CN
China
Prior art keywords
nuclear
source
dma
start signal
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180004784XA
Other languages
English (en)
Other versions
CN102640129B (zh
Inventor
金斗炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102640129A publication Critical patent/CN102640129A/zh
Application granted granted Critical
Publication of CN102640129B publication Critical patent/CN102640129B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

提供了一种用于多核系统的直接存储器存取(DMA)装置以及DMA装置的操作方法。DMA装置包括：通道状态确定单元，确定源通道和目的通道中的至少一个通道是否可用，源通道在源核和DMA装置之间形成，目的通道在目的核和DMA装置之间形成；数据传输处理单元，当源通道和目的通道都被确定为可用时，处理源核的数据以被发送到目的核。

Description

用于多核系统的直接存储器存取装置以及所述装置的操作方法
技术领域
以下描述的一个或多个示例性实施例涉及一种用于多核系统的直接存储器存取(DMA)装置，以及这样的DMA装置的操作方法：所述方法可对源通道启动信号和目的通道启动信号分类，并可在源通道启动信号和目的通道启动信号都被设置时执行操作，从而简化程序的执行并防止由于控制而引起的周期的浪费。
背景技术
直接存储器存取(DMA)装置是指这样的硬件，所述硬件被配置为使能够进行并行数据传输以增加中央处理单元(CPU)的数据传输速率。
通常，大多数包括CPU的系统都包括DMA装置。
DMA装置具有在CPU执行预定操作的同时并行传输数据的主要目的。
当使用DMA装置时，可在CPU的操作中节约处理时间，并且可以在内部进行突发传输，从而减小总线带宽。
DMA装置的基本操作方法是简单的。
当CPU设置操作DMA装置所需要的参数并且启动DMA装置时，DMA装置可验证启动信号和所述参数，并可将数据从源核传送到目的核。
当数据的传送完成时，DMA装置可设置寄存器，或将中断信号发送到CPU，以向CPU通知数据传送的完成。因此，DMA装置允许特定硬件与CPU相对独立地访问存储器。
当前，大量采用CPU的系统可使用多个核来提高系统的性能。这样的多核处理器可使用DMA进行芯片内的数据传送。
发明内容
技术方案
通过提供一种直接存储器存取(DMA)装置来实现上述和/或其它方面，所述DMA装置包括：通道状态确定单元，确定源通道和目的通道中的至少一个通道是否可用，源通道在源核和DMA装置之间形成，目的通道在目的核和DMA装置之间形成；数据传输处理单元，当源通道和目的通道都被确定为可用时，处理源核的数据以被发送到目的核。
通过提供一种DMA装置的操作方法来实现上述和/或其它方面，所述方法包括：当源通道启动信号和目的通道启动信号分别由源核和目的核设置时，确定源通道和目的通道都可用；当源通道和目的通道都可用时，处理源核的数据以被发送到目的核。
通过提供一种多核系统来实现上述和/或其它方面，所述多核系统包括：DMA装置；源核，设置源通道启动信号以通知源通道可用，源通道在源核和DMA装置之间形成；目的核，设置目的通道启动信号以通知目的通道可用，目的通道在目的核和DMA装置之间形成，其中，当源通道启动信号和目的通道启动信号被设置时，DMA装置处理源核的数据以被发送到目的核。
通过提供一种直接存储器存取(DMA)装置来实现上述和/或其它方面。所述DMA装置包括：寄存器，存储识别通道启动信号所需的模式信息，通道启动信号要求被验证；通道启动信号确定单元，基于存储的模式信息确定通道启动信号；数据传输处理单元，当确定的通道启动信号被验证并被设置时，处理源核的数据以被发送到目的核。
通过提供一种直接存储器存取(DMA)装置的操作方法来实现上述和/或其它方面。所述操作方法包括：当指示源核可用的源通道启动信号已由源核设置，并且指示目的核可用的目的通道启动信号已由目的核设置时，将数据从源核发送到目的核。
示例性实施例的另外方面、特征和/或优点将在下面的描述中部分地阐明，并且从描述中部分是清楚的，或者通过本公开的实施可以被理解。
附图说明
从下面结合附图进行的对示例性实施例的描述中，这些和/或其它方面和优点将变得明显，并更易于理解，其中：
图1示出根据示例性实施例的应用了直接存储器存取(DMA)装置的多核系统的框图；
图2示出根据示例性实施例的DMA装置的框图；
图3示出根据示例性实施例的DMA装置的操作方法的流程图。
具体实施方式
现在将具体参照示例性实施例，示例性实施例的示例在附图中示出，其中，相同的标号始终表示相同的元件。以下通过参照附图来描述示例性实施例以解释本公开。
图1示出根据示例性实施例的应用了直接存储器存取(DMA)装置130的多核系统100的框图。
图1的多核系统100可被解释为中央处理单元(CPU)。
参照图1，多核系统100可包括例如核A 110、核B 120和DMA装置130。DMA装置130可采取例如位于主板的独立DMA控制器的形式，或者可在例如核A 110或核B 120内实现。
核A 110和核B 120可被用于执行由多核系统100选择的进程。多核系统100还可包括除了核A 110和核B 120以外的核。
核A 110可被用于经由DMA装置130发送数据，并可被解释为源核。核B 120可被用于接收发送的数据，并可被解释为目的核。
以下，核A 110、“用于发送数据的核”等可被解释为源核，核B 120、“用于接收数据的核”等可被解释为目的核。
传统地，为了在核之间发送和接收数据，源核需要频繁地检查目的核的状态，从而使程序执行变得复杂。另外，这很可能浪费由于必要控制而引起的特定核的周期。
相反，在示例性实施例中，DMA装置130可单独并独立地确定核A 110的状态和核B 120的状态，而不需要核A 110频繁地监视核B 120的状态，以将数据从核A 110发送到核B 120。
因此，程序执行可被简化，并可防止预定核不执行操作的空闲状态的等待周期。
例如，当将被发送的数据存储在核A 110中时，核A 110可仅向DMA装置130通知数据的存在。
具体地，为了向DMA装置130通知数据的存在，核A 110可设置源通道启动信号以报告核A 110和DMA装置130之间的源通道的可用性。还可使用例如标记来完成核A 110和DMA装置130之间的源通道的可用性的报告。
当核B 120与核A 110独立地向DMA装置130通知当前通道的可用性时，数据收发可被处理。
具体地，为了向DMA装置130通知当前通道的可用性，核B 120可设置目的通道启动信号以报告核B 120和DMA装置130之间的目的通道的可用性。还可使用例如标记来完成核B 120和DMA装置130之间的目的通道的可用性的报告。
当将被发送的数据存储在核A 110中时，并且当核B 120和DMA装置130之间的目的通道可用时，DMA装置130可将核A 110的数据传送到核B120。
具体地，当源通道启动信号和目的通道启动信号都已被设置时，DMA装置130可处理核A 110的数据以被发送到核B 120。
结果，应用了DMA装置130的多核系统100可在不需要核A 110频繁地检查核B 120的状态的情况下，防止系统资源的不必要的浪费。
另外，当采用DMA装置130时，可有效地使用系统资源，从而提高整体性能。
当完成将数据从核A 110传输到核B 120时，DMA装置130可复位已设置的源通道启动信号和已设置的目的通道启动信号。
随后，当核A 110和DMA装置130之间的源通道以及核B 120和DMA装置130之间的目的通道可用时，核A 110和核B 120可再次设置各自相应的通道启动信号。
另外，当已完成将数据从核A 110传输到核B 120时，DMA装置130可将数据收发完成信息存储在挂起寄存器中，并可向核A 110和核B 120中的至少一个通知数据传输的完成。
为了通知数据传输的完成，DMA装置130可使用中断信号。
具体地，当完成将数据从核A 110传输到核B 120时，DMA装置130可将中断信号发送到核A 110和核B 120中的至少一个，以向核A 110和核B 120中的至少一个通知数据传输的完成。
DMA装置130可执行核A 110和核B 120之间的数据传输，并还可处理外部存储器与核A 110和核B 120之一之间的数据传输。另外，DMA装置130可无条件地发送数据，而不需要检测其它核的状态。
因此，DMA装置130可不需要检查两个通道启动信号，即，源通道启动信号和目的通道启动信号。
按句话说，DMA装置130可在寄存器中设置关于是仅检查这两个通道启动信号之一还是检查这两个通道启动信号二者的模式信息。这里，寄存器(例如配置寄存器)可被用于设置DMA控制信号中的与基本控制相关的信号。
具体地，DMA装置130可包括寄存器、通道启动信号确定单元和数据传输处理单元。寄存器可存储识别要求验证的通道启动信号所需要的模式信息。通道启动信号确定单元可基于存储的模式信息确定通道启动信号。当确定的通道启动信号被验证并被设置时，数据传输处理单元可处理源核的数据以被发送到目的核。
另外，通道启动信号确定单元可基于存储的模式信息将源通道启动信号或目的通道启动信号确定为通道启动信号。这里，源通道启动信号可由源核设置，目的通道启动信号可由目的核设置。
按句话说，通道启动信号确定单元可基于模式信息仅验证源通道启动信号和目的通道启动信号之一，并可发送数据，而不需要检查另一核的状态。
以下，将参照图2进一步描述DMA装置130。
图2示出根据示例性实施例的DMA装置200的框图。
参照图2，DMA装置200可包括例如通道状态确定单元210和数据传输处理单元220。
具体地，通道状态确定单元210可确定源通道和目的通道中的至少一个通道是否可用。这里，可在DMA装置200和源核之间形成源通道，可在DMA装置200和目的核之间形成目的通道。
当源通道和目的通道都被确定为可用时，数据传输处理单元220可处理源核的数据以被发送到目的核。
具体地，通道状态确定单元210可包括例如控制接口211、源通道状态确定器212、目的通道状态确定器213和AND运算器214。数据传输处理单元220可包括例如数据接口221、源挂起寄存器222和目的挂起寄存器223。
控制接口211可从CPU接收控制信号的输入以执行选择的操作。另外，控制接口211可执行分配用于驱动DMA装置200的参数值的功能，并可设置执行所述功能所需要的寄存器和启动信号。
当由源核设置源通道启动信号时，源通道启动确定器212可确定源通道可用。
源通道启动信号的设置可指示将从源核被发送到目的核的数据的存在。
当由目的核在与源通道启动信号独立的时间设置目的通道启动信号时，目的通道启动确定器213可确定目的通道可用。
目的通道启动信号的设置可指示用于目的核的目的地址的存储器区域是可记录的。
AND运算器214可检查源通道状态确定器212和目的通道状态确定器213，并且当源通道启动信号和目的通道启动信号都被设置时，AND操作器214可将数据传输请求发送到数据接口221。
换句话说，当源通道启动信号和目的通道启动信号都被设置时，AND运算器4可请求数据传输。
数据接口221可将源核的数据发送到目的核。
为了发送所述数据，数据接口221可基于源通道启动信号确定源通道可用。数据接口221还可基于目的通道启动信号确定目的通道可用。
当源通道和目的通道被确定为可用时，数据接口221可处理将数据从源核发送到目的核。
结果，DMA装置200可单独并独立地确定源核的状态和目的核的状态，可确定可传输数据的时间，并可处理数据传输。
DMA装置200还可包括复位处理单元230，当因为源通道和目的通道都可用，所以完成将数据从源核传输到目的核时，复位处理单元230复位源通道启动信号和目的通道启动信号。
数据传输处理单元220还可包括挂起寄存器，挂起寄存器包括源挂起寄存器222和目的挂起寄存器223。
DMA装置200可向源核和目的核中的每个通知从源核到目的核的数据传输的完成。
数据传输处理单元220可经由源挂起寄存器222向源核通知数据传输的完成。
具体地，当完成将数据传输到目的核时，数据传输处理单元220可将数据传输完成信息存储在源挂起寄存器222。
随后，源核可基于存储在源挂起寄存器222中的数据传输完成信息，来验证数据传输的完成。
类似地，数据传输处理单元220可经由目的挂起寄存器223，向目的核通知数据传输的完成。
具体地，当完成将数据传输到目的核时，数据传输处理单元220可将数据接收完成信息存储在目的挂起寄存器223。
随后，目的核可基于存储在目的挂起寄存器223中的数据接收信息，来验证数据传输的完成。
按句话说，源核和目的核可分别经由源挂起寄存器222和目的挂起寄存器223，验证数据传输被成功处理。
当完成从源核到目的核的数据传输时，数据传输处理单元220可向源核和目的核中的至少一个报告数据传输的完成。
如图2所示，DMA装置200还可包括DMA模式寄存器240和DMA传输完成标记250。DMA模式寄存器240可存储DMA装置200的当前模式。DMA传输完成标记250可被用于将数据收发完成信息存储在源挂起寄存器222和目的挂起寄存器223中。
图3示出根据示例性实施例的DMA装置的操作方法的流程图。
在操作310，可确定源通道和目的通道是否可用。
具体地，可确定源通道启动信号和目的通道启动信号是否被设置，从而源通道和目的通道可被确定为可用。
当将被发送的数据存储在源核中时，可通过从源核接收控制信号来设置源通道启动信号。
当目的核准备好接收数据时，可通过从目的核接收控制信号来设置目的通道启动信号。
源通道启动信号和目的通道启动信号可彼此单独并独立地被设置。
换句话说，当将被发送的数据存储在源核中时，源核可设置源通道启动信号，而不需要检查目的核的状态。
另外，在当前通道可用时，目的核可设置目的通道启动信号，而不需要检查源核的状态。
当在操作310，源通道启动信号和目的通道启动信号都被设置时，在操作320，源通道和目的通道都可被确定为可用。
当源通道和目的通道都可用时，在操作330，源核的数据可被控制以被发送到目的核。
当因为源通道和目的通道都可用，所以完成从源核到目的核的数据传输时，在操作340，源通道启动信号和目的通道启动信号可被复位。
当完成从源核到目的核的数据传输时，在操作350，可向源核和目的核中的至少一个核通知数据传输的完成。
为了向至少一个核通知数据传输的完成，分别与源核和目的核相应的寄存器可被使用，或者中断信号可被使用。
如上所述，使用根据示例性实施例的DMA装置的操作方法，不需要用于发送数据的核检查用于接收数据的核的状态，可简化执行程序，防止由于控制而引起的周期的浪费。
另外，系统资源可有效地被使用，因此，可提高CPU的整体性能。
根据上述示例性实施例的DMA装置的操作方法可被记录在非暂时处理器可读介质或计算机可读介质中，所述介质包括用于执行由计算机实现的各种操作的程序指令。所述介质还可单独包括程序指令、数据文件、数据结构等，或者可包括它们的组合。记录在所述介质上的程序指令可以是为本示例性实施例的目的而专门设计并构造的程序指令，或者它们可以是对计算机软件领域的技术人员公知的并可用的程序指令。
非暂时计算机可读介质的示例包括：磁介质(诸如硬盘、软盘和磁带)、光学介质(诸如CD-ROM盘和DVD)、磁光介质(诸如光盘)和专门配置以存储和执行程序指令的硬件装置(诸如只读存储器(ROM)、随机存取存储器(RAM)、闪存等)。程序指令的示例包括诸如由编译器所产生的机器代码和包含可由计算机使用翻译器执行的高级代码的文件。上述的硬件装置可被配置以用作执行上述示例性实施例的操作的一个或多个软件模块，反之亦然。可在通用计算机或处理器或者可在特定机器(诸如这里描述的多核系统或DMA装置)上执行这里描述的方法。这里描述的任何一个或多个软件模块可由单元特有的专用处理器或由一个或多个模块通用的处理器来执行。
根据示例性实施例，可防止系统资源的不必要的浪费，而不需要用于发送数据的核频繁地检查用于接收数据的核的状态。
另外，根据示例性实施例，可容易地执行程序并可防止由于控制而引起的周期的浪费，而不需要用于发送数据的核检查用于接收数据的核的状态。
此外，根据示例性实施例，系统资源可被有效地使用，因此，可提高CPU的整体性能。
虽然已示出和描述了示例性实施例，但是本领域的技术人员将理解，可在不脱离本公开的原理和精神的情况下，在这些示例性实施例中进行改变，本公开的范围在权利要求及其等同物中限定。

Claims (23)

1.一种直接存储器存取(DMA)装置，包括：
通道状态确定单元，确定源通道和目的通道中的至少一个通道是否可用，源通道在源核和DMA装置之间形成，目的通道在目的核和DMA装置之间形成；
数据传输处理单元，当源通道和目的通道都被确定为可用时，将源核的数据发送到目的核。
2.如权利要求1所述的DMA装置，其中，通道状态确定单元包括：
源通道状态确定器，当源通道启动信号由源核设置时，确定源通道可用；
目的通道状态确定器，当目的通道启动信号由目的核设置时，确定目的通道可用。
3.如权利要求2所述的DMA装置，其中，当源通道启动信号和目的通道启动信号都被设置时，通道状态确定单元确定可进行数据传输。
4.如权利要求2所述的DMA装置，还包括：
复位处理单元，当完成从源核到目的核的数据传输时，复位源通道启动信号和目的通道启动信号。
5.如权利要求2所述的DMA装置，其中，源通道启动信号和目的通道启动信号在彼此不同的时间被设置。
6.如权利要求1所述的DMA装置，其中，数据传输处理单元包括：挂起寄存器，当完成从源核到目的核的数据传输时，存储数据收发完成信息。
7.如权利要求5所述的DMA装置，其中，当完成从源核到目的核的数据传输时，挂起寄存器包括：
源挂起寄存器，存储数据传输完成信息；
目的挂起寄存器，存储数据接收完成信息。
8.如权利要求1所述的DMA装置，其中，当完成从源核到目的核的数据传输时，数据传输处理单元将报告数据传输完成的中断信号发送到源核和目的核中的至少一个核。
9.一种直接存储器存取(DMA)装置的操作方法，所述方法包括：
当源通道启动信号和目的通道启动信号分别由源核和目的核设置时，确定源通道和目的通道都可用；
当源通道和目的通道都被确定为可用时，将源核的数据发送到目的核。
10.如权利要求9所述的方法，还包括：
当完成从源核到目的核的数据传输时，复位源通道启动信号和目的通道启动信号。
11.如权利要求10所述的方法，还包括：
当完成从源核到目的核的数据传输时，向源核和目的核中的至少一个核通知数据传输完成。
12.如权利要求9所述的方法，其中，源通道启动信号和目的通道启动信号在彼此不同的时间被设置。
13.一种多核系统，包括：
直接存储器存取(DMA)装置；
源核，设置源通道启动信号以通知源通道可用，源通道在源核和DMA装置之间形成；
目的核，设置目的通道启动信号以通知目的通道可用，目的通道在目的核和DMA装置之间形成，
其中，当确定源通道启动信号和目的通道启动信号被设置时，DMA装置将源核的数据发送到目的核。
14.如权利要求13所述的多核系统，其中，当完成从源核到目的核的数据传输时，DMA装置复位被设置的源通道启动信号和被设置的目的通道启动信号。
15.如权利要求13所述的多核系统，其中，当完成从源核传输到目的核的数据传输时，DMA装置将数据收发完成信息存储在挂起寄存器中，并向源核和目的核中的至少一个核通知数据传输完成。
16.如权利要求13所述的多核系统，其中，当完成从源核到目的核的数据传输时，DMA装置通过中断信号向源核和目的核中的至少一个核通知数据传输完成。
17.如权利要求13所述的多核系统，其中，源通道在与目的通道设置目的通道启动信号不同的时间设置源通道启动信号。
18.如权利要求13所述的多核系统，其中，源核在设置源通道启动信号之前不需要检查目的核的状态。
19.一种直接存储器存取(DMA)装置，包括：
寄存器，存储识别通道启动信号所需的模式信息，通道启动信号要求被验证；
通道启动信号确定单元，基于存储的模式信息确定通道启动信号；
数据传输处理单元，当确定的通道启动信号被验证并被设置时，处理源核的数据以被发送到目的核。
20.如权利要求19所述的DMA装置，其中，通道启动信号确定单元基于存储的模式信息，将源通道启动信号或目的通道启动信号确定为通道启动信号，源通道启动信号由源核设置，目的通道启动信号由目的核设置。
21.一种直接存储器存取(DMA)装置的操作方法，所述方法包括：
当指示源核可用的源通道启动信号已由源核设置，并且指示目的核可用的目的通道启动信号已由目的核设置时，将数据从源核发送到目的核。
22.如权利要求21所述的方法，其中，源通道启动信号和目的通道启动信号在彼此不同的时间被设置。
23.如权利要求21所述的方法，其中，源核不需要监视目的核的状态。
CN201180004784.XA 2010-07-29 2011-07-29 用于多核系统的直接存储器存取装置及其操作方法 Expired - Fee Related CN102640129B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2010-0073404 2010-07-29
KR1020100073404A KR101685407B1 (ko) 2010-07-29 2010-07-29 멀티코어 시스템을 위한 다이렉트 메모리 억세스 장치 및 다이렉트 메모리 억세스 장치의 동작 방법
PCT/KR2011/005616 WO2012015273A2 (en) 2010-07-29 2011-07-29 Direct memory access device for multi-core system and operating method of the same

Publications (2)

Publication Number Publication Date
CN102640129A true CN102640129A (zh) 2012-08-15
CN102640129B CN102640129B (zh) 2016-03-16

Family

ID=44582317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004784.XA Expired - Fee Related CN102640129B (zh) 2010-07-29 2011-07-29 用于多核系统的直接存储器存取装置及其操作方法

Country Status (6)

Country Link
US (1) US8806082B2 (zh)
EP (1) EP2413248B1 (zh)
JP (1) JP5893624B2 (zh)
KR (1) KR101685407B1 (zh)
CN (1) CN102640129B (zh)
WO (1) WO2012015273A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535425A (zh) * 2021-06-16 2021-10-22 南京南瑞继保电气有限公司 一种数据发送方法、装置、电子设备及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645738B2 (en) 2012-08-09 2017-05-09 Spectra Logic Corporation Direct memory access of remote data
US9218133B2 (en) 2012-08-17 2015-12-22 Spectra Logic, Corp Data deduplication in a removable storage device
US10304122B2 (en) * 2013-05-30 2019-05-28 Ebay Inc. Time- and geolocation-limited marketplace

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298640A (ja) * 1999-04-12 2000-10-24 Ricoh Co Ltd Ｄｍａ装置
WO2006012196A2 (en) * 2004-06-30 2006-02-02 Intel Corporation An apparatus and method for high performance volatile disk drive memory access using an integrated dma engine
US20060256796A1 (en) * 2005-05-13 2006-11-16 Sanjive Agarwala Independent source read and destination write enhanced DMA
US20080147907A1 (en) * 2006-12-15 2008-06-19 Microchip Technology Incorporated Direct Memory Access Controller
JP2008262315A (ja) * 2007-04-11 2008-10-30 Renesas Technology Corp Ｄｍａコントローラおよびｄｍａ転送方法
US7536669B1 (en) * 2006-08-30 2009-05-19 Xilinx, Inc. Generic DMA IP core interface for FPGA platform design
US20090150576A1 (en) * 2007-12-06 2009-06-11 Joaquin Madruga Dynamic logical data channel assignment using channel bitmap
US20100005470A1 (en) * 2008-07-02 2010-01-07 Cradle Technologies, Inc. Method and system for performing dma in a multi-core system-on-chip using deadline-based scheduling

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386532A (en) 1991-12-30 1995-01-31 Sun Microsystems, Inc. Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels
JPH05298239A (ja) * 1992-04-18 1993-11-12 Hitachi Ltd ダイレクト・メモリー・アクセス制御回路
JP3176472B2 (ja) * 1993-03-22 2001-06-18 株式会社エヌ・ティ・ティ・データ データ転送方式
JPH11212904A (ja) * 1998-01-26 1999-08-06 Toshiba Corp データ転送システム
CN100447768C (zh) * 2002-07-23 2008-12-31 Nxp股份有限公司 用于处理器之间的通信的改进的处理器间通信系统
JP2004355041A (ja) * 2003-05-26 2004-12-16 Kyocera Mita Corp Ｄｍａ転送中継装置，ｄｍａ転送方法，及びｄｍａ転送システム
KR20070060854A (ko) 2005-12-09 2007-06-13 엠텍비젼 주식회사 멀티 채널 직접 메모리 접근 제어기
JP4476267B2 (ja) * 2006-10-06 2010-06-09 株式会社日立製作所 プロセッサ及びデータ転送ユニット
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
JP4691526B2 (ja) 2007-05-31 2011-06-01 日立Ｇｅニュークリア・エナジー株式会社 放射性廃棄物の処理方法
KR100921504B1 (ko) 2007-11-27 2009-10-13 한국전자통신연구원 다중 프로세서를 구비한 시스템 온 칩 시스템 내의프로세서간 통신 장치 및 방법
KR101058319B1 (ko) 2008-12-23 2011-08-22 주식회사 효성 원판형 전극을 이용한 ｇｉｓ 용 용량성 전압 변성기

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298640A (ja) * 1999-04-12 2000-10-24 Ricoh Co Ltd Ｄｍａ装置
WO2006012196A2 (en) * 2004-06-30 2006-02-02 Intel Corporation An apparatus and method for high performance volatile disk drive memory access using an integrated dma engine
US20060256796A1 (en) * 2005-05-13 2006-11-16 Sanjive Agarwala Independent source read and destination write enhanced DMA
US7536669B1 (en) * 2006-08-30 2009-05-19 Xilinx, Inc. Generic DMA IP core interface for FPGA platform design
US20080147907A1 (en) * 2006-12-15 2008-06-19 Microchip Technology Incorporated Direct Memory Access Controller
JP2008262315A (ja) * 2007-04-11 2008-10-30 Renesas Technology Corp Ｄｍａコントローラおよびｄｍａ転送方法
US20090150576A1 (en) * 2007-12-06 2009-06-11 Joaquin Madruga Dynamic logical data channel assignment using channel bitmap
US20100005470A1 (en) * 2008-07-02 2010-01-07 Cradle Technologies, Inc. Method and system for performing dma in a multi-core system-on-chip using deadline-based scheduling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535425A (zh) * 2021-06-16 2021-10-22 南京南瑞继保电气有限公司 一种数据发送方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
KR101685407B1 (ko) 2016-12-13
US8806082B2 (en) 2014-08-12
US20120030382A1 (en) 2012-02-02
EP2413248B1 (en) 2017-07-26
WO2012015273A3 (en) 2012-04-19
EP2413248A1 (en) 2012-02-01
KR20120011958A (ko) 2012-02-09
JP5893624B2 (ja) 2016-03-23
CN102640129B (zh) 2016-03-16
WO2012015273A2 (en) 2012-02-02
JP2013535735A (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
US20100095159A1 (en) Apparatus and method for automatic testing of software or digital devices
CN104170323A (zh) 基于网络功能虚拟化的故障处理方法及装置、系统
CN111045964B (zh) 一种基于pcie接口高速传输方法、存储介质及终端
US9806959B2 (en) Baseboard management controller (BMC) to host communication through device independent universal serial bus (USB) interface
CN103164523A (zh) 数据一致性检查方法、装置及系统
KR102564163B1 (ko) 비휘발성 메모리 익스프레스(NVMe) 기반 SSD(Solid State Drive) 컨트롤러에서 명령 ID 충돌 시나리오를 핸들링하는 방법
US9779047B2 (en) Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems
CN102640129A (zh) 用于多核系统的直接存储器存取装置以及所述装置的操作方法
CN106502814A (zh) 一种记录pcie设备错误信息的方法及装置
CN115048255A (zh) 一种自动化测试方法、装置，主机及存储介质
CN101493808B (zh) 串口的使用方法及多核处理器
KR20150019845A (ko) 메모리 공유 환경에서 데이터 무결성 감시 장치 및 방법
CN102725735B (zh) 多线程协同仿真方法及系统
US20050228926A1 (en) Virtual-bus interface and associated system and method
US10552354B2 (en) Managing starvation in a distributed arbitration scheme
CN116132186A (zh) 一种安全算法模块的验证方法、验证装置以及电子设备
JP2008503833A (ja) 並列通信バスに連結された装置内で割込みメッセージを待ち行列に入れるためのコンピュータシステム及び方法
CN111090575B (zh) 测试方法
CN111404715B (zh) 一种网络服务实例化方法、装置、电子设备及存储介质
JP2009187474A (ja) 半導体装置、携帯可能な電子装置、自己診断方法、自己診断プログラム
JP2008503834A (ja) 並列通信バスを介して割り込みメッセージを伝送するためのコンピュータシステムおよび方法
CN104679687A (zh) 一种识别中断源的方法及装置
KR102699488B1 (ko) 통합형 데이터 통신 및 링크 제어 시스템, pc 처리 장치 및 이의 제어 방법
CN114613418A (zh) 对固态硬盘的NVMe-MI功能测试的系统及方法
CN110096918A (zh) 一种提升nfc描述符状态检查效率的方法及其系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160316