JP5893624B2 - マルチコアシステムのためのダイレクトメモリアクセス装置およびその動作方法 - Google Patents
マルチコアシステムのためのダイレクトメモリアクセス装置およびその動作方法 Download PDFInfo
- Publication number
- JP5893624B2 JP5893624B2 JP2013521716A JP2013521716A JP5893624B2 JP 5893624 B2 JP5893624 B2 JP 5893624B2 JP 2013521716 A JP2013521716 A JP 2013521716A JP 2013521716 A JP2013521716 A JP 2013521716A JP 5893624 B2 JP5893624 B2 JP 5893624B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- source
- channel
- destination
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 63
- 238000012790 confirmation Methods 0.000 claims description 11
- 238000011017 operating method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
210 チャネル状態判断部
211 コントロールインタフェース
212 ソースチャネル状態確認部
213 目的先チャネル状態確認部
214 AND演算器
220 データ送信処理部
221 データインタフェース
222 ソースペンディングレジスタ
223 目的先ペンディングレジスタ
230 リセット処理部
240 DMAモードレジスタ
250 DMA送信完了フラグ
Claims (23)
- ソースコアとのソースチャネルおよび目的先コアとの目的先チャネルの少なくとも1つのチャネルが使用可能であるか否かを判断するチャネル状態判断部と、
前記ソースチャネルおよび前記目的先チャネルが全て使用可能である場合、前記ソースコアのデータを前記目的先コアに送信するように処理するデータ送信処理部と、
を備え、
前記チャネル状態判断部は、前記ソースコアからソースチャネルの開始信号がセッティングされると、前記ソースコアとのソースチャネルの使用が可能であることを判断するソースチャネル状態確認部を備え、
前記ソースコアは、送信するデータが格納されている場合に前記ソースチャネルの開始信号をセッティングすることを特徴とするダイレクトメモリアクセス装置。 - 前記チャネル状態判断部は、
前記目的先コアから目的先チャネルの開始信号がセッティングされると、前記目的先コアとの目的先チャネルの使用が可能であることを判断する目的先チャネル状態確認部と、
をさらに備えることを特徴とする請求項1に記載のダイレクトメモリアクセス装置。 - 前記チャネル状態判断部は、前記ソースチャネルの開始信号および前記目的先チャネルの開始信号が全てセッティングされると、前記データの送信が可能であると判断することを特徴とする請求項2に記載のダイレクトメモリアクセス装置。
- 前記ソースコアのデータを前記目的先コアに送信完了した場合、前記ソースチャネルの開始信号および前記目的先チャネルの開始信号をリセットするリセット処理部をさらに備えることを特徴とする請求項2に記載のダイレクトメモリアクセス装置。
- 前記ソースチャネルの開始信号および前記目的先チャネルの開始信号は互いに異なる時間にセッティングされることを特徴とする請求項2に記載のダイレクトメモリアクセス装置。
- 前記データ送信処理部は、前記データを前記ソースコアから前記目的先コアに送信完了した場合、データ送受信完了情報を格納するペンディングレジスタを備えることを特徴とする請求項1に記載のダイレクトメモリアクセス装置。
- 前記ペンディングレジスタは、
前記データを前記ソースコアから前記目的先コアに送信完了した場合、
データ送信完了情報を格納するソースペンディングレジスタと、
データ受信完了情報を格納する目的先ペンディングレジスタと、
を備えることを特徴とする請求項6に記載のダイレクトメモリアクセス装置。 - 前記データ送信処理部は、前記データを前記ソースコアから前記目的先コアに送信完了した場合、前記ソースコアおよび前記目的先コアの少なくとも1つのコアに前記送信完了を知らせる割り込み信号を送信することを特徴とする請求項1に記載のダイレクトメモリアクセス装置。
- ソースコアからソースチャネルの開始信号がセッティングされ、目的先コアから目的先チャネルの開始信号がセッティングされると、ソースチャネルおよび目的先チャネルが全て使用可能であると判断するステップと、
前記ソースチャネルおよび前記目的先チャネルが全て使用可能である場合、前記ソースコアのデータを前記目的先コアに送信するように処理するステップと、
を含み、
前記ソースコアは、送信するデータが格納されている場合に前記ソースチャネルの開始信号をセッティングすることを特徴とするダイレクトメモリアクセス装置の動作方法。 - 前記ソースコアのデータを前記目的先コアに送信完了した場合、前記ソースチャネルの開始信号および前記目的先チャネルの開始信号をリセットするステップをさらに含むことを特徴とする請求項9に記載のダイレクトメモリアクセス装置の動作方法。
- 前記データを前記ソースコアから前記目的先コアに送信完了した場合、前記ソースコアおよび前記目的先コアの少なくとも1つのコアに前記送信完了を知らせるステップをさらに含むことを特徴とする請求項10に記載のダイレクトメモリアクセス装置の動作方法。
- 前記ソースチャネルの開始信号および前記目的先チャネルの開始信号は互いに異なる時間にセッティングされることを特徴とする請求項9に記載のダイレクトメモリアクセス装置の動作方法。
- ダイレクトメモリアクセス装置と、
ソースチャネルの開始信号をセッティングして前記ダイレクトメモリアクセス装置とのソースチャネルが使用可能であることを知らせるソースコアと、
目的先チャネルの開始信号をセッティングして前記ダイレクトメモリアクセス装置との目的先チャネルが使用可能であることを知らせる目的先コアと、
を備え、
前記ダイレクトメモリアクセス装置は、前記ソースチャネルの開始信号および目的先チャネルの開始信号がセッティングされた場合、前記ソースコアのデータを前記目的先コアに送信するように処理し、
前記ソースコアは、送信するデータが格納されている場合に前記ソースチャネルの開始信号をセッティングすることを特徴とするマルチコアシステム。 - 前記ダイレクトメモリアクセス装置は、前記ソースコアのデータを前記目的先コアに送信完了した場合、前記セッティングされたソースチャネルの開始信号および前記セッティングされた目的先チャネルの開始信号をリセットすることを特徴とする請求項13に記載のマルチコアシステム。
- 前記ダイレクトメモリアクセス装置は、前記ソースコアのデータを前記目的先コアに送信完了した場合、ペンディングレジスタにデータ送受信完了情報を格納して前記ソースコアおよび前記目的先コアの少なくとも1つのコアにデータ送信を知らせることを特徴とする請求項13に記載のマルチコアシステム。
- 前記ダイレクトメモリアクセス装置は、前記ソースコアのデータを前記目的先コアに送信完了した場合、割り込み信号を介して前記ソースコアおよび前記目的先コアの少なくとも1つのコアにデータ送信を知らせることを特徴とする請求項13に記載のマルチコアシステム。
- 前記ソースチャネルは、前記目的先チャネルが目的先チャネルの開始信号をセッティングするものと異なる時間に前記ソースチャネルの開始信号をセッティングすることを特徴とする請求項13に記載のマルチコアシステム。
- 前記ソースコアは、前記ソースチャネルの開始信号をセッティングする前に前記目的先コアの状態を確認しないことを特徴とする請求項13に記載のマルチコアシステム。
- 承認のためにリクエストされたチャネルの開始信号を識別するためのモード情報を格納するレジスタと、
前記格納されたモード情報に基づいて前記チャネルの開始信号を決定するチャネルの開始信号決定部と、
前記決定されたチャネルの開始信号が承認およびセッティングされると、目的先コアに送信されるソースコアのデータを処理するデータ送信処理部と、
を備え、
前記チャネルの開始信号決定部は、前記ソースコアからソースチャネルの開始信号がセッティングされると、前記ソースコアとのソースチャネルの使用が可能であることを判断するソースチャネル状態確認部を備え、
前記ソースコアは、送信するデータが格納されている場合に前記ソースチャネルの開始信号をセッティングすることを特徴とするダイレクトメモリアクセス装置。 - 前記チャネルの開始信号決定部は、前記格納されたモード情報に基づいて前記ソースコアによって設定される前記ソースチャネルの開始信号、または前記目的先コアによって設定される目的先チャネルの開始信号のいずれか1つをチャネルの開始信号として決定することを特徴とする請求項19に記載のダイレクトメモリアクセス装置。
- ソースコアを利用した場合、前記ソースコアによってソースチャネルの開始信号が設定され、目的先コアを利用した場合、前記目的先コアによって目的先チャネルの開始信号が設定されると、前記ソースコアから前記目的先コアにデータを送信するステップを含み、
前記ソースコアは、送信するデータが格納されている場合に前記ソースチャネルの開始信号をセッティングすることを特徴とするダイレクトメモリアクセス装置の動作方法。 - 前記ソースチャネルの開始信号および前記目的先チャネルの開始信号は、互いに異なる時間にセッティングされることを特徴とする請求項21に記載のダイレクトメモリアクセス装置の動作方法。
- 前記ソースコアは、前記目的先コアの状態を確認しないことを特徴とする請求項21に記載のダイレクトメモリアクセス装置の動作方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0073404 | 2010-07-29 | ||
KR1020100073404A KR101685407B1 (ko) | 2010-07-29 | 2010-07-29 | 멀티코어 시스템을 위한 다이렉트 메모리 억세스 장치 및 다이렉트 메모리 억세스 장치의 동작 방법 |
PCT/KR2011/005616 WO2012015273A2 (en) | 2010-07-29 | 2011-07-29 | Direct memory access device for multi-core system and operating method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013535735A JP2013535735A (ja) | 2013-09-12 |
JP5893624B2 true JP5893624B2 (ja) | 2016-03-23 |
Family
ID=44582317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013521716A Active JP5893624B2 (ja) | 2010-07-29 | 2011-07-29 | マルチコアシステムのためのダイレクトメモリアクセス装置およびその動作方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8806082B2 (ja) |
EP (1) | EP2413248B1 (ja) |
JP (1) | JP5893624B2 (ja) |
KR (1) | KR101685407B1 (ja) |
CN (1) | CN102640129B (ja) |
WO (1) | WO2012015273A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9645738B2 (en) | 2012-08-09 | 2017-05-09 | Spectra Logic Corporation | Direct memory access of remote data |
US9218133B2 (en) | 2012-08-17 | 2015-12-22 | Spectra Logic, Corp | Data deduplication in a removable storage device |
US10304122B2 (en) * | 2013-05-30 | 2019-05-28 | Ebay Inc. | Time- and geolocation-limited marketplace |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386532A (en) | 1991-12-30 | 1995-01-31 | Sun Microsystems, Inc. | Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels |
JPH05298239A (ja) * | 1992-04-18 | 1993-11-12 | Hitachi Ltd | ダイレクト・メモリー・アクセス制御回路 |
JP3176472B2 (ja) * | 1993-03-22 | 2001-06-18 | 株式会社エヌ・ティ・ティ・データ | データ転送方式 |
JPH11212904A (ja) * | 1998-01-26 | 1999-08-06 | Toshiba Corp | データ転送システム |
JP3824122B2 (ja) * | 1999-04-12 | 2006-09-20 | 株式会社リコー | Dma装置 |
CN100447768C (zh) * | 2002-07-23 | 2008-12-31 | Nxp股份有限公司 | 用于处理器之间的通信的改进的处理器间通信系统 |
JP2004355041A (ja) * | 2003-05-26 | 2004-12-16 | Kyocera Mita Corp | Dma転送中継装置,dma転送方法,及びdma転送システム |
US7484016B2 (en) | 2004-06-30 | 2009-01-27 | Intel Corporation | Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine |
US7577774B2 (en) * | 2005-05-13 | 2009-08-18 | Texas Instruments Incorporated | Independent source read and destination write enhanced DMA |
KR20070060854A (ko) | 2005-12-09 | 2007-06-13 | 엠텍비젼 주식회사 | 멀티 채널 직접 메모리 접근 제어기 |
US7536669B1 (en) | 2006-08-30 | 2009-05-19 | Xilinx, Inc. | Generic DMA IP core interface for FPGA platform design |
JP4476267B2 (ja) * | 2006-10-06 | 2010-06-09 | 株式会社日立製作所 | プロセッサ及びデータ転送ユニット |
US9141572B2 (en) | 2006-12-15 | 2015-09-22 | Microchip Technology Incorporated | Direct memory access controller |
US8117475B2 (en) | 2006-12-15 | 2012-02-14 | Microchip Technology Incorporated | Direct memory access controller |
JP5085178B2 (ja) | 2007-04-11 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | Dmaコントローラおよびdma転送方法 |
JP4691526B2 (ja) | 2007-05-31 | 2011-06-01 | 日立Geニュークリア・エナジー株式会社 | 放射性廃棄物の処理方法 |
KR100921504B1 (ko) | 2007-11-27 | 2009-10-13 | 한국전자통신연구원 | 다중 프로세서를 구비한 시스템 온 칩 시스템 내의프로세서간 통신 장치 및 방법 |
US8266337B2 (en) * | 2007-12-06 | 2012-09-11 | International Business Machines Corporation | Dynamic logical data channel assignment using channel bitmap |
US8151008B2 (en) | 2008-07-02 | 2012-04-03 | Cradle Ip, Llc | Method and system for performing DMA in a multi-core system-on-chip using deadline-based scheduling |
KR101058319B1 (ko) | 2008-12-23 | 2011-08-22 | 주식회사 효성 | 원판형 전극을 이용한 gis 용 용량성 전압 변성기 |
-
2010
- 2010-07-29 KR KR1020100073404A patent/KR101685407B1/ko active IP Right Grant
-
2011
- 2011-07-29 JP JP2013521716A patent/JP5893624B2/ja active Active
- 2011-07-29 WO PCT/KR2011/005616 patent/WO2012015273A2/en active Application Filing
- 2011-07-29 EP EP11175970.0A patent/EP2413248B1/en not_active Not-in-force
- 2011-07-29 US US13/194,160 patent/US8806082B2/en active Active
- 2011-07-29 CN CN201180004784.XA patent/CN102640129B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
EP2413248A1 (en) | 2012-02-01 |
US8806082B2 (en) | 2014-08-12 |
EP2413248B1 (en) | 2017-07-26 |
KR20120011958A (ko) | 2012-02-09 |
WO2012015273A2 (en) | 2012-02-02 |
WO2012015273A3 (en) | 2012-04-19 |
JP2013535735A (ja) | 2013-09-12 |
US20120030382A1 (en) | 2012-02-02 |
KR101685407B1 (ko) | 2016-12-13 |
CN102640129B (zh) | 2016-03-16 |
CN102640129A (zh) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110647480B (zh) | 数据处理方法、远程直接访存网卡和设备 | |
US10331595B2 (en) | Collaborative hardware interaction by multiple entities using a shared queue | |
US8850090B2 (en) | USB redirection for read transactions | |
US10979503B2 (en) | System and method for improved storage access in multi core system | |
JP2019174941A (ja) | ストレージ装置、コンピュータシステムおよびストレージ装置の動作方法 | |
JP2006338538A (ja) | ストリームプロセッサ | |
CN111708717A (zh) | 数据拷贝方法、直接内存访问控制器及计算机系统 | |
CN104994032A (zh) | 一种信息处理的方法和装置 | |
JP5893624B2 (ja) | マルチコアシステムのためのダイレクトメモリアクセス装置およびその動作方法 | |
US9098431B2 (en) | USB redirection for interrupt transactions | |
US8639840B2 (en) | Processing unit, chip, computing device and method for accelerating data transmission | |
CN105579963A (zh) | 任务处理装置、电子设备及方法 | |
US9286129B2 (en) | Termination of requests in a distributed coprocessor system | |
US10305772B2 (en) | Using a single work item to send multiple messages | |
US9239804B2 (en) | Back-off mechanism for a peripheral page request log | |
KR20160061726A (ko) | 인터럽트 핸들링 방법 | |
KR101782978B1 (ko) | 참조 데이터의 가용성에 기초하여 영상 데이터를 복호화하는 장치 및 방법 | |
JP6799265B2 (ja) | 演算処理装置、情報処理装置及び演算処理装置の制御方法 | |
US20140101355A1 (en) | Virtualized communication sockets for multi-flow access to message channel infrastructure within cpu | |
WO2018076647A1 (zh) | 数据处理的方法、装置和片上系统、设备、存储介质 | |
JP6430710B2 (ja) | データ転送制御装置及びデータ転送の制御方法 | |
US20090019197A1 (en) | Interface controller, method for controlling the interface controller, and a computer system | |
EP2854039B1 (en) | Method and apparatus for copying data using cache | |
JP2003196177A5 (ja) | ||
JP7047906B2 (ja) | 入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5893624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |