JPS59141805A - 繰り返し波形発生回路 - Google Patents
繰り返し波形発生回路Info
- Publication number
- JPS59141805A JPS59141805A JP1575583A JP1575583A JPS59141805A JP S59141805 A JPS59141805 A JP S59141805A JP 1575583 A JP1575583 A JP 1575583A JP 1575583 A JP1575583 A JP 1575583A JP S59141805 A JPS59141805 A JP S59141805A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- matrix
- input terminal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ｄ／Ａコンバークを用いて正弦波等の繰り返
し波形を発生する回路に関する。
し波形を発生する回路に関する。
Ｄ／Ａコンバータに与えるデータを周期的に変化させる
と正弦波、三角波、鋸歯状波等の繰り返し波形が得られ
る。第１図はこの種の波形発生回路の一例で、ＣＴＲは
カウンタ、ＭＴＸはマトリクス、ＤＡＣはＤ／Ａコンバ
ータである。カウンタＣＴＲは４ビツトで、クロックパ
ルスＣＰをサイクリックにカウントする。マトリクスＭ
ＴＸはカウンタＣＴＲの４ビツト出力ＣＯ〜Ｃ３を入力
ＤＯ〜Ｄ３としてこれをデコードした４ビツトの出力（
バイナリコード）ＱＯ−Ｑ３を生じる回路で、例えばＲ
ＯＭ （読出し専用メモリ）で構成される。このデコー
ド出力ＱＯ−Ｑ３がＤ／ＡコンバータＤＡＣの４ビツト
人力Ｂ１〜Ｂ４となる。
と正弦波、三角波、鋸歯状波等の繰り返し波形が得られ
る。第１図はこの種の波形発生回路の一例で、ＣＴＲは
カウンタ、ＭＴＸはマトリクス、ＤＡＣはＤ／Ａコンバ
ータである。カウンタＣＴＲは４ビツトで、クロックパ
ルスＣＰをサイクリックにカウントする。マトリクスＭ
ＴＸはカウンタＣＴＲの４ビツト出力ＣＯ〜Ｃ３を入力
ＤＯ〜Ｄ３としてこれをデコードした４ビツトの出力（
バイナリコード）ＱＯ−Ｑ３を生じる回路で、例えばＲ
ＯＭ （読出し専用メモリ）で構成される。このデコー
ド出力ＱＯ−Ｑ３がＤ／ＡコンバータＤＡＣの４ビツト
人力Ｂ１〜Ｂ４となる。
コンバータＤＡＣは入力Ｂ１〜Ｂ４でオン、オフ制御さ
れるスイッチＳＷＩ〜ＳＷ４を有する。スイッチＳＷＩ
はトランジスタＴＲＩおよび抵抗Ｒ１からなる定電流ロ
ーに直列に接続される。他のスイッチＳＷ２〜ＳＷ４に
ついても同様であり、ＴＲ２〜ＴＲ４はこれらに直列接
続されるトランジスタ、Ｒ２−Ｒ４は抵抗である。トラ
ンジスタＴＲＩ〜ＴＲ４のベース電位は抵抗Ｒ４１，Ｒ
１２によって定電圧に保たれ、これにより抵抗Ｒ１〜Ｒ
４に定電流が流れる。これらの抵抗は例えばＲ１＝８．
Ｒ２＝４．Ｒ３＝２、Ｒ４−１の比率に設定される。
れるスイッチＳＷＩ〜ＳＷ４を有する。スイッチＳＷＩ
はトランジスタＴＲＩおよび抵抗Ｒ１からなる定電流ロ
ーに直列に接続される。他のスイッチＳＷ２〜ＳＷ４に
ついても同様であり、ＴＲ２〜ＴＲ４はこれらに直列接
続されるトランジスタ、Ｒ２−Ｒ４は抵抗である。トラ
ンジスタＴＲＩ〜ＴＲ４のベース電位は抵抗Ｒ４１，Ｒ
１２によって定電圧に保たれ、これにより抵抗Ｒ１〜Ｒ
４に定電流が流れる。これらの抵抗は例えばＲ１＝８．
Ｒ２＝４．Ｒ３＝２、Ｒ４−１の比率に設定される。
このコンバータＤＡＣの出力に外付けで抵抗ＲＯを接続
すると、スイッチＳＷＩ〜ＳＷ４のオン、オフに応じた
アナログ電圧ＡＯが発生する。従って、カウンタＣＴＲ
の出力Ｃ０−Ｃ５が０から１５まで変化するのに伴ない
、マトリクスＭＴＸが出力ＱＯ〜Ｑ３を所望とする値に
変化させるようにその変換内容を設定しておけば、それ
に応じてＤＡＣのスイッチＳＷＩ〜ＳＷ４が開閉し、出
力ＡＯが例えば近似的な正弦波となる。この正弦波の周
波数はクロックＣＰの１／１６であり、クロックＣＰの
周波数を切替えることで変化させることができる。
すると、スイッチＳＷＩ〜ＳＷ４のオン、オフに応じた
アナログ電圧ＡＯが発生する。従って、カウンタＣＴＲ
の出力Ｃ０−Ｃ５が０から１５まで変化するのに伴ない
、マトリクスＭＴＸが出力ＱＯ〜Ｑ３を所望とする値に
変化させるようにその変換内容を設定しておけば、それ
に応じてＤＡＣのスイッチＳＷＩ〜ＳＷ４が開閉し、出
力ＡＯが例えば近似的な正弦波となる。この正弦波の周
波数はクロックＣＰの１／１６であり、クロックＣＰの
周波数を切替えることで変化させることができる。
ところで上述したＤ／ＡコンバータＤＡＣは汎用性のあ
るものであるから、スイッチＳＷＩ〜ＳＷ４ （通常は
トランジスタ）を必要とする上、定電流回路も必要で、
構成が複雑になる欠点がある。
るものであるから、スイッチＳＷＩ〜ＳＷ４ （通常は
トランジスタ）を必要とする上、定電流回路も必要で、
構成が複雑になる欠点がある。
本発明は、発生波形を周期性のあるものに限定すること
により、Ｄ／Ａコンバータを抵抗回路網だけで済むよう
にし、もって繰り返し波形発生回路の構成を簡略化しよ
うとするものである。
により、Ｄ／Ａコンバータを抵抗回路網だけで済むよう
にし、もって繰り返し波形発生回路の構成を簡略化しよ
うとするものである。
本発明は、複数の抵抗の一端を共通に接続して出力端子
とし、且つ他端を開放して複数ビットの入力端子とした
抵抗回路網だけのＤ／Ａコンバータと、クロックパルス
をサイクリックにカウントするカウンタと、前記Ｄ／Ａ
コンバータの各入力端子に与える高低２値の電圧の組合
せパターンを複数種類用意し、その１つを前記カウンタ
の値に対応して出力するマトリクスとを備え、前記複数
の抵抗の各抵抗値および該マトリクスの変換内容を予め
設定することによって、前記Ｄ／Ａコンバータの出力端
子から近似正弦波等の繰り返し波形を発生するようにし
てなることを特徴とするが、以下図示の実施例を参照し
ながらこれを詳細に説明する。
とし、且つ他端を開放して複数ビットの入力端子とした
抵抗回路網だけのＤ／Ａコンバータと、クロックパルス
をサイクリックにカウントするカウンタと、前記Ｄ／Ａ
コンバータの各入力端子に与える高低２値の電圧の組合
せパターンを複数種類用意し、その１つを前記カウンタ
の値に対応して出力するマトリクスとを備え、前記複数
の抵抗の各抵抗値および該マトリクスの変換内容を予め
設定することによって、前記Ｄ／Ａコンバータの出力端
子から近似正弦波等の繰り返し波形を発生するようにし
てなることを特徴とするが、以下図示の実施例を参照し
ながらこれを詳細に説明する。
第２図は本発明の一実施例を示す構成図で、ＤＡＣ’
は本発明に係るＤ／Ａコンバータである。
は本発明に係るＤ／Ａコンバータである。
このＤ／ＡコンバータＤ、ＡＣ’は４本の抵抗Ｒ１〜Ｒ
４だけで構成される（比率は第１図と異なる）そして、
これらの一端は共通に接続されて出力端子となるが、他
端はマトリクスＭＴＸによって選択的にＩＶまたはＯＶ
（ＧＮＤ）が印加される入力端子となる。つまり、マ
トリクスＭＴＸの出力ＱＯ〜Ｑ３はその入力ＤＯ〜Ｄ３
に応じて１■かＯＶのいずれかの値になる。その組合せ
パターンは００００〜１１１１までの１６通りである。
４だけで構成される（比率は第１図と異なる）そして、
これらの一端は共通に接続されて出力端子となるが、他
端はマトリクスＭＴＸによって選択的にＩＶまたはＯＶ
（ＧＮＤ）が印加される入力端子となる。つまり、マ
トリクスＭＴＸの出力ＱＯ〜Ｑ３はその入力ＤＯ〜Ｄ３
に応じて１■かＯＶのいずれかの値になる。その組合せ
パターンは００００〜１１１１までの１６通りである。
第３図はＲ１＝ＩＫΩ、Ｒ２＝ ２．２にΩ、Ｒ３＝
８．２ ＫΩ、Ｒ４−２７にΩに設定した場合の出力波
形である。但し、この場合は出力ＡＯとして近似正弦波
ｅ１を得るために、マトリクスＭＴＸの出力ｎ’ｌ（バ
イナリコードＱＯ−Ｑ３で表わされる０〜１５の値）を
、カウンタＣ’ＴＲの出力ｔ１ （バイナリコードＣＯ
〜Ｃ３で表わされるＯ〜１５の値、つまり第３図の横軸
）の順次の変化に従って下表のように変化させる。下表
はカウンタｔ１に対応するマトリクスＭＴＸの出力ｎ１
およびＤ／ＡコンバータＤＡＣ’ の出力ｅ１の数値例
である。
８．２ ＫΩ、Ｒ４−２７にΩに設定した場合の出力波
形である。但し、この場合は出力ＡＯとして近似正弦波
ｅ１を得るために、マトリクスＭＴＸの出力ｎ’ｌ（バ
イナリコードＱＯ−Ｑ３で表わされる０〜１５の値）を
、カウンタＣ’ＴＲの出力ｔ１ （バイナリコードＣＯ
〜Ｃ３で表わされるＯ〜１５の値、つまり第３図の横軸
）の順次の変化に従って下表のように変化させる。下表
はカウンタｔ１に対応するマトリクスＭＴＸの出力ｎ１
およびＤ／ＡコンバータＤＡＣ’ の出力ｅ１の数値例
である。
表 １
尚、上表でＣ２はｔｌの各値Ｏ〜１５の中央における正
規の正弦波の値である。出力電圧ｅ１が例えば０．６２
Ｖとなるのはｎｌ−１のときである。
規の正弦波の値である。出力電圧ｅ１が例えば０．６２
Ｖとなるのはｎｌ−１のときである。
このときはマトリクスＭＴＸのＱＯだけが１■で、Ｑ１
〜Ｑ３はＯＶであるから、回路的には抵抗Ｒ１の入力端
が１■に接続され、且つ抵抗Ｒ２〜Ｒ４の各入力端は共
通に接地される。この状態でアナログ出力ｅ１が０．６
２ Ｖとなる。ｔｌが他の値をとるとそれに応じて抵抗
Ｒ１〜Ｒ４の接地端およびＩＶへの接続端が切替わり、
所定の電圧が発生される。
〜Ｑ３はＯＶであるから、回路的には抵抗Ｒ１の入力端
が１■に接続され、且つ抵抗Ｒ２〜Ｒ４の各入力端は共
通に接地される。この状態でアナログ出力ｅ１が０．６
２ Ｖとなる。ｔｌが他の値をとるとそれに応じて抵抗
Ｒ１〜Ｒ４の接地端およびＩＶへの接続端が切替わり、
所定の電圧が発生される。
上記の例では正弦波について説明したが、周期性のある
繰り返し波形であれば三角波、鋸歯状波等も同様にして
発生させることができる。勿論、その場合にマトリクス
ＭＴＸの出力ｎ１の変化や抵抗Ｒ１〜Ｒ４の値は発生、
波形に併せて最適化する。
繰り返し波形であれば三角波、鋸歯状波等も同様にして
発生させることができる。勿論、その場合にマトリクス
ＭＴＸの出力ｎ１の変化や抵抗Ｒ１〜Ｒ４の値は発生、
波形に併せて最適化する。
以上述べたように本発明によれば、正弦波等の繰り返し
波形を抵抗回路網だけの簡単なり／Ａコンバータを用い
て発生することができるので、この種の波形発生回路の
構成を簡略化できる。尚、この波形発生回路はクロック
ＣＫの周波数を切替えるだけで出力波形の周波数を変化
させることができるので、例えばＭ Ｓ Ｋ （Ｍｉｎ
ｉｍｕｍ ５ｈｉｆｔ Ｋｅｙｉｎｇ）に適用すること
ができる。
波形を抵抗回路網だけの簡単なり／Ａコンバータを用い
て発生することができるので、この種の波形発生回路の
構成を簡略化できる。尚、この波形発生回路はクロック
ＣＫの周波数を切替えるだけで出力波形の周波数を変化
させることができるので、例えばＭ Ｓ Ｋ （Ｍｉｎ
ｉｍｕｍ ５ｈｉｆｔ Ｋｅｙｉｎｇ）に適用すること
ができる。
第１図は従来の、Ｄ ／ Ａコンバータを用いた繰り返
し波形発生回路の構成図、第２図は本発明の一実施例を
示す構成図、第３図は発生波形の一例を示す波形図であ
る。 図中、ＣＴＲはカウンタ、ＭＴＸはマトリクス、ＤＡＣ
’ はＤ／Ａコンバータ、Ｒ１−Ｒ４は抵抗。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
し波形発生回路の構成図、第２図は本発明の一実施例を
示す構成図、第３図は発生波形の一例を示す波形図であ
る。 図中、ＣＴＲはカウンタ、ＭＴＸはマトリクス、ＤＡＣ
’ はＤ／Ａコンバータ、Ｒ１−Ｒ４は抵抗。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 複数の抵抗の一端を共通に接続して出力端子とし、且つ
他端を開放して複数ビットの入力端子とした抵抗回路網
だけのＤ／Ａコンバータと、クロックパルスをサイクリ
ックにカウントするカウンタと、前記Ｄ／Ａコンバータ
の各入力端子に与える高低２値の電圧の組合せパターン
を複数種類用意し、その１つを前記カウンタの値に対応
して出力するマトリクスとを備え、前記複数の抵抗の各
抵抗値および該マトリクスの変換内容を予め設定するこ
とによって、前記Ｄ／Ａコンバータの゛出力端子から近
似正弦波等の繰り返し波形を発生す葛ようにしてなるこ
とを特徴とする繰り返し波形発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1575583A JPS59141805A (ja) | 1983-02-02 | 1983-02-02 | 繰り返し波形発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1575583A JPS59141805A (ja) | 1983-02-02 | 1983-02-02 | 繰り返し波形発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59141805A true JPS59141805A (ja) | 1984-08-14 |
Family
ID=11897588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1575583A Pending JPS59141805A (ja) | 1983-02-02 | 1983-02-02 | 繰り返し波形発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141805A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959595A2 (de) * | 1998-05-18 | 1999-11-24 | Siemens Aktiengesellschaft | Sendeeinrichtung und Bussystem zur Datenübertragung |
-
1983
- 1983-02-02 JP JP1575583A patent/JPS59141805A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959595A2 (de) * | 1998-05-18 | 1999-11-24 | Siemens Aktiengesellschaft | Sendeeinrichtung und Bussystem zur Datenübertragung |
| EP0959595A3 (de) * | 1998-05-18 | 2003-08-06 | Infineon Technologies AG | Sendeeinrichtung und Bussystem zur Datenübertragung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013784A (ko) | 디지탈-아날로그 변환회로 | |
| GB2069265A (en) | D/a converters | |
| JPH0525409B2 (ja) | ||
| US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
| JPH04152715A (ja) | ディジタル・アナログ変換器 | |
| US3629720A (en) | Digitally controlled variable-gain linear dc amplifier | |
| JPS59141805A (ja) | 繰り返し波形発生回路 | |
| CA1084167A (en) | Digital-to-analog decoder utilizing time interpolation and reversible accumulation | |
| US4563669A (en) | Integrated digital/analog converter | |
| US5726652A (en) | Digital to analog converter linearity with mismatched current sources | |
| GB1576225A (en) | Digital-to-analogue converters | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| JPH06120832A (ja) | ディジタル−アナログ変換器 | |
| JPS61284111A (ja) | 可変リニア回路 | |
| US6342799B1 (en) | Error correcting programmable pulse generator | |
| JPH06152424A (ja) | Ｄ／ａ変換装置 | |
| JPH09116438A (ja) | ディジタル／アナログ変換器 | |
| JP2726513B2 (ja) | トーン発生回路 | |
| US5825781A (en) | Pulse amplitude modulated tone generator | |
| JPH0563783A (ja) | Ｄｔｍｆ信号発生回路 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JPS62154836A (ja) | 選択信号発生装置 | |
| KR19980065270A (ko) | 저항열을 이용한 디지탈-아날로그 변환기 | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ | |
| JPS63294012A (ja) | ヒステリシス回路 |