JPS59140554A - Electronic device - Google Patents

Electronic device

Info

Publication number
JPS59140554A
JPS59140554A JP1374683A JP1374683A JPS59140554A JP S59140554 A JPS59140554 A JP S59140554A JP 1374683 A JP1374683 A JP 1374683A JP 1374683 A JP1374683 A JP 1374683A JP S59140554 A JPS59140554 A JP S59140554A
Authority
JP
Japan
Prior art keywords
conversion
converter
register
analog signal
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1374683A
Other languages
Japanese (ja)
Inventor
Masao Seki
関 正生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP1374683A priority Critical patent/JPS59140554A/en
Publication of JPS59140554A publication Critical patent/JPS59140554A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To make a hard logic for comparing work unnecessary by using an incorporated microcomputer to perform A/D conversion in an electronic device where the microcomputer is mounted. CONSTITUTION:A read-only memory 23 where a subroutine for the A/D conversion is written is prepared, and a microcomputer 21 is used to compare an analog signal 31 supplied to an input terminal 29 of a comparator 28 with a D/A conversion output 32 outputted from a D/A converter 25. The comparison result is transmitted to a data bus 22, and thus, the hard logic for comparing work is unnecessary.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子化された複写機やファクシミリ装置のよう
にマイクロコンピュータを搭載した電子装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic device equipped with a microcomputer, such as an electronic copying machine or a facsimile machine.

「従来技術」 電子装置の制御の高度化ど半導体素子の普及と共に、マ
イクロコンピュータを搭載した電子装置が数多く出現し
ている。このような装置ではディジタル信号を用いて各
種制御やデータの記憶を行っている。従ってアナログ信
号は予めディジタル信号に変換J゛る必要かある。
``Prior Art'' With the increasing sophistication of control of electronic devices and the spread of semiconductor devices, many electronic devices equipped with microcomputers have appeared. Such devices use digital signals to perform various controls and store data. Therefore, it is necessary to convert analog signals into digital signals in advance.

ノアす「]グ仁号を多値のディジタル信号に変換する基
本的な回路は、複数のコンパレータを並列に接続した回
路である。この回路では、複数の]ンパレータをそれぞ
れ異なった所定の比較レベルに設定しておき、アナログ
信号の比較を行ってディジタル信号を得る。ところがこ
の回路では、アナログ信号を十分な分解能でディジタル
信号に変換しようとすると、大規模かつ複雑な構成とな
り、その実現が困難であった。
The basic circuit that converts the Noah's signal into a multivalued digital signal is a circuit in which multiple comparators are connected in parallel. , and then compare the analog signals to obtain a digital signal. However, with this circuit, if you try to convert an analog signal to a digital signal with sufficient resolution, it becomes a large and complex configuration, making it difficult to realize. Met.

一方、アナログ信号をプイジタル信号に変換する他の回
路として、アナログ−ディジタルコンバータ(以下A/
Dコンバータという)が用いられることかある。このう
ちマイクロコンピュータを搭載した電子装置に通常用い
られる比較的高速のものとしては、逐次比較型または比
較追従型と呼ばれるコンバータが存在づる。これらの−
S1ンパ−タはディジタル−アナ1]グ変換回路(以下
D / A変換回路という)を内蔵しており、これから
発生される基準電圧とアナログ信号とを]ンパレータに
よって比較Jることに」、り符号化を行・う。
On the other hand, as another circuit that converts analog signals into digital signals, there is an analog-digital converter (hereinafter referred to as A/
D converter) is sometimes used. Among these converters, there is a converter called a successive approximation type or a comparison follow-up type as a relatively high-speed converter that is usually used in electronic devices equipped with a microcomputer. These −
The S1 converter has a built-in digital-to-analog converter circuit (hereinafter referred to as a D/A converter circuit), and the reference voltage generated from this and the analog signal are compared by the converter. Perform encoding.

第1図はこのうちの逐次比較型A / D’ Dンパ−
タを表わしたものである。この]ンバータでは、基準電
圧回路11に接続された]〕/A変換回路゛12によっ
て比較用の電圧を順次出力するようになっている。この
比較用の電圧は、コンパレータ14の比較端子15に入
力されるアブログ信号と比較される。プログラマ16は
クロック発生器17から供給されるクロック信号18に
よって比較作業を行う。すなわちブ1]グラマ16は出
力レジスタ19のMSB (最」−位ヒ゛ッ1〜)を°
′1″にセットし、この状態でD / A変換回路12
からノルスケールの1/2の電圧F S / 2を出力
させる。
Figure 1 shows the successive approximation type A/D'D amplifier.
It represents ta. This inverter is configured to sequentially output voltages for comparison by a /A conversion circuit 12 connected to a reference voltage circuit 11. This comparison voltage is compared with the ablog signal input to the comparison terminal 15 of the comparator 14. The programmer 16 performs the comparison operation using a clock signal 18 supplied from a clock generator 17. In other words, the grammar 16 reads the MSB (highest 1~) of the output register 19.
'1'', and in this state the D/A conversion circuit 12
A voltage F S / 2 of 1/2 of the Nord scale is output from the voltage F S /2.

比較端子15に入力されたアナログ信号がこの比較用の
電圧よりも高いときには、出力レジスタ19の2番目の
ピッ]・が1″にセットされ、1〕/A変換回路12か
ら3 F S / 4の電圧が出力され、比較される。
When the analog signal input to the comparison terminal 15 is higher than this comparison voltage, the second pin] of the output register 19 is set to 1'', and the 1]/A conversion circuit 12 outputs 3 F S / 4. voltages are output and compared.

これに対して第1段階の比較でアリ1丁1グ信号の電圧
値がFS/2よりも低いときには最初の信号II I 
IIがリセットされ、D/Aコンバータ12からFS/
4の電圧が出力され、比較される。このにうにしてアノ
−ログ信号はLSBut下位ビット〉が決定されるま了
゛比較される。
On the other hand, in the first stage of comparison, if the voltage value of the ant 1 signal is lower than FS/2, the first signal II
II is reset, and the FS/
4 voltages are output and compared. In this way, the analog signals are compared until the LSBut low order bits are determined.

比較結果は変換後のディジタル信号どなる。これに対し
て比較追従型のA / I) ’−Eンバータでは、常
にアナログ信号とD/A変換回路の出力とを比較し、ア
ナログ信号の方が大きくなるどアップノjウントを、ま
た小さくなるとタウンカラン1〜を行い、このときのカ
ウンタの旧数値を変換後のディジタル信号とする。
The comparison result is the converted digital signal. On the other hand, a comparison-following type A/I'-E converter constantly compares the analog signal with the output of the D/A converter circuit, and when the analog signal becomes larger, the up count is increased, and when the analog signal becomes smaller, the output is increased. Town Calendar 1~ is performed, and the old value of the counter at this time is used as the converted digital signal.

このように1〕/A変挽回変換内蔵したいずれのA/D
コンバータでも、」ンパレータによる比較作業を行うた
め、これを実行J−るための専用のハードロジックを必
要としlこ。このハードロジックはAl1)変換の高速
性や分解能等を考歳して製作される必要があり、電子装
置自体を高価なものと3− する原因となっていた。Jなわら比較的低価18な電子
装置ではこのようなA/Dコンバータの使用が回器であ
った。
In this way, any A/D with built-in /A conversion conversion
Since the converter also performs comparison work using a comparator, dedicated hard logic is required to execute this. This hard logic must be manufactured with consideration given to the high speed and resolution of Al1) conversion, which has caused the electronic device itself to be expensive. In comparatively low-cost electronic devices, such A/D converters were commonly used.

[発明の目的] 本発明は上記した事情に鑑み、コンパレータによる比較
作業を行うためのハードロジックを不要とすることので
きる電子装置を提供りることをでの目的とする。
[Object of the Invention] In view of the above-mentioned circumstances, an object of the present invention is to provide an electronic device that can eliminate the need for hard logic for performing comparison work using a comparator.

[目的を達成するだめの手段] 本発明ではA/D変換用のザブルーチンを書き込んだリ
ード・オンリ・メモリを用意し、電子装置に搭載された
マイクロコンピュータを用いて比較作業を行わせ、前記
した目的を達成する。
[Means for achieving the object] In the present invention, a read-only memory in which a subroutine for A/D conversion is written is prepared, a microcomputer installed in an electronic device is used to perform the comparison operation, and the above-mentioned Achieve your purpose.

以下実施例につぎ本発明の詳細な説明する。The present invention will be described in detail below with reference to Examples.

[実施例] 第2図は本実施例の電子装置の要部を表わしたものであ
る。この装置には、各部の制御を行うために中央演算装
置(CPU)21が備えられている。中央演算装@21
内には、Bレジスタ、Cレジスタ、DレジスタおよびX
レジスタが備えられ4− ている。中央演算装置21は、データバス22を通じて
リード・オンリ・メモリ23、ランダム・アクセス・メ
モリ24.1〕/′Δ]ンバータ25および幾つかの入
出力ボ−ト(以下110ボー1〜という>26−1.2
6−2、・・・・・・と接続されている。リード・オン
リ・メモリ23には、△/D変換を行うためのザブルー
チンが機械語で記述されている。第1のI10ボート2
6−1は△/D変換に用いられるボートであり、レベル
変換回路27を介してコンパレータ28に接続されてい
る。
[Embodiment] FIG. 2 shows the main parts of the electronic device of this embodiment. This device is equipped with a central processing unit (CPU) 21 to control each part. Central processing unit @21
Inside are B register, C register, D register and
It is equipped with 4 registers. The central processing unit 21 connects via a data bus 22 a read-only memory 23, a random access memory 24. -1.2
6-2, . . . are connected. In the read-only memory 23, a subroutine for performing Δ/D conversion is written in machine language. 1st I10 boat 2
6-1 is a port used for Δ/D conversion, and is connected to a comparator 28 via a level conversion circuit 27.

そしてコンパレータ28の入)j端子29に供給される
アナログ信号31どD/Aコンバータ25から出力され
る1〕/A出力32との比較結果を、データバス22に
送出する。これ以外のI10ボート26−2、・・・・
・・は、図示しない他の入出力機器と、接続されており
、この電子装置の他の動作のために用いられる。
The analog signal 31 supplied to the input)j terminal 29 of the comparator 28 is compared with the 1]/A output 32 output from the D/A converter 25, and the result is sent to the data bus 22. Other I10 boats 26-2...
... are connected to other input/output devices (not shown) and are used for other operations of this electronic device.

次にこの電子装置が逐次比較方式でA/D変換を行う場
合の動作を第3図と共に説明するa変換動作の開始に先
立って、中央演算装置210Bしジスタには、数値25
6かセラ1へされる。この装置では8ヒツトでデータの
処理を行うため、−ノルスケールとして2の8乗の値が
セラi〜される。またCレジスタにはデータ処理の回数
を表わη数飴ε3がゼットされ、1〕レジスタには数値
Oかセットされる。
Next, the operation when this electronic device performs A/D conversion using the successive approximation method will be explained with reference to FIG.
6 or Sera 1. Since this device processes data using 8 hits, a value of 2 to the 8th power is set as the -nor scale. Further, the C register is set with η number candy ε3 representing the number of data processing, and the 1] register is set with a number O.

次に第1回目のデータ処理が開始J−る。このどぎBレ
ジスタの内容か1/2倍され、その数値12F3が13
レジスタにセラ1〜される1、1〕レジスタにもこの数
値128がセラ]〜される。[)レジスタの内容はD/
Aコンバータ25から[)/A出力32としてコンパレ
ータ28に出力される。二1ンパレ−タ28ではこのフ
ルスケールの1/2の値と)ノナ[」グ信月31とを比
較し、その結果をXレジスタに読み取る。このときアノ
[]グ倍信号1の方がD/A出力32よりも大き(プれ
はx−1であり、これ以外の場合はX−0である。X=
1リ−イ1わちX≠OであればCレジスタの内容を1だ
(〕減じ、7どづ゛る。そして第2回目のデータ処理を
hう1.これに対しでX−Oであれば、寸なわちX≠0
でな(プれば、CレジスタからBレジスタの内容を引ぎ
、結果をCレジスタに格納する。この場合にはCレジス
タに再びOがセットされる。この後Cレジスタの内容が
1だ(〕減じられ、第2回目のデータ処理が行われる。
Next, the first data processing starts. The content of this B register is multiplied by 1/2, and the value 12F3 becomes 13
This value 128 is also stored in the 1, 1 register. [) The contents of the register are D/
The A converter 25 outputs the [ )/A output 32 to the comparator 28 . The 21 comparator 28 compares this value of 1/2 of the full scale with the value of the 21st full scale signal 31, and reads the result into the X register. At this time, the analog signal 1 is larger than the D/A output 32 (the bias is x-1, otherwise it is X-0.
1 Lee 1, that is, if X≠O, then the contents of the C register are 1 (subtracted), and the second data processing is h1. If so, the size is X≠0
If you pull (, the content of the B register is subtracted from the C register and the result is stored in the C register. In this case, the C register is set to O again. After this, the content of the C register becomes 1 ( ] and the second data processing is performed.

第2回目のデータ処理は第1回目のデータ処理と基本的
に同一である。ただしBレジスタには数値64がセット
され、Cレジスタには前者の場合192(フルスケール
の3/4)が、後者の場合64(フルスケールの1/4
)がセットされる。
The second data processing is basically the same as the first data processing. However, the B register is set to the number 64, and the C register is set to 192 (3/4 of full scale) in the former case and 64 (1/4 of full scale) in the latter case.
) is set.

以下同様にして8回までデータ処理が行われるとCレジ
スタの内容がOとなり、A/D変換の動作が総て終了す
る。A/D変換されたデータはそのまま中央演算装置2
1で使用されるか、ランダム・アクレス・メモリ24に
記憶される。
After data processing is performed up to eight times in the same manner, the contents of the C register become O, and all A/D conversion operations are completed. The A/D converted data is directly sent to the central processing unit 2.
1 or stored in random address memory 24.

以上逐次比較型のA/D変換について説明したが、リー
ド・オンリ・メモリ23に書き込むプログラムを変更す
れば、伯の方式でA/D変換を行わ氾ることも可能であ
る。なおA/D変換に用いられるリード・オンリ・メモ
リ、D/Aコンパ−7− タ、コンパレータおJ:びI10ボー1−を1つのパッ
ケージにまとめ必要に応じて取りはずし可能にしておく
ことは実用」−極めて有用である。
Although successive approximation type A/D conversion has been described above, by changing the program written to the read-only memory 23, it is also possible to perform A/D conversion using the Haku method. Note that it is practical to combine the read-only memory, D/A comparator, comparator, and I10 board used for A/D conversion into one package so that they can be removed as necessary. ” - extremely useful.

[発明の効果] このように本発明によれば電子装置に内蔵されたマイク
ロコンピュータを用いてA/D変換を行うので、A/D
変換のための回路部品を減少さけることができ、回路動
作の信頼性を向上させることができる。
[Effects of the Invention] As described above, according to the present invention, A/D conversion is performed using a microcomputer built into an electronic device.
The number of circuit components for conversion can be reduced and the reliability of circuit operation can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来用いられた逐次比較型A/D:]ンバータ
のブロック図、第2図は本発明の一実施例における電子
装置の要部を示すブロック図、第3図はこの電子装置の
A/D変換の動作を説明するための流れ図である。 21・・・・・・中央演算装置、 23・・・・・・リード・オンリ・メモリ、25・・・
・・・D/Aコンバータ、 28・・・・・・コンパレータ、 31・・・・・・アナログ信号。 8−
Fig. 1 is a block diagram of a conventional successive approximation type A/D inverter, Fig. 2 is a block diagram showing the main parts of an electronic device according to an embodiment of the present invention, and Fig. 3 is a block diagram of this electronic device. It is a flow chart for explaining operation of A/D conversion. 21...Central processing unit, 23...Read-only memory, 25...
...D/A converter, 28...Comparator, 31...Analog signal. 8-

Claims (1)

【特許請求の範囲】[Claims] 装置内の各種制御を行う中央演算装置と、A/D変換を
行うためのザブルーチンを書き込んだリード・Aンリ・
メモリど、前記1Jブルーチンの実行に伴い比較のため
のアナログ信号を作成するD y’ Aコンバータと、
外部から入ノjされるアブログ信号と前記D / Aコ
ンバータの出力とを比較づるコンパレータとを備え、前
記アナ1グ信月をディジタル信号に変換するザブルーチ
ンの実行を可能とすることを特徴とする電子装置。
A central processing unit that performs various controls within the device, and a read/write unit that contains subroutines for A/D conversion.
a D y'A converter that creates an analog signal for comparison in accordance with the execution of the 1J blue routine, such as a memory;
It is characterized by comprising a comparator that compares an analog signal received from the outside with the output of the D/A converter, and enables execution of a subroutine for converting the analog signal into a digital signal. electronic equipment.
JP1374683A 1983-02-01 1983-02-01 Electronic device Pending JPS59140554A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1374683A JPS59140554A (en) 1983-02-01 1983-02-01 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1374683A JPS59140554A (en) 1983-02-01 1983-02-01 Electronic device

Publications (1)

Publication Number Publication Date
JPS59140554A true JPS59140554A (en) 1984-08-11

Family

ID=11841815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1374683A Pending JPS59140554A (en) 1983-02-01 1983-02-01 Electronic device

Country Status (1)

Country Link
JP (1) JPS59140554A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346248A (en) * 1976-10-08 1978-04-25 Yokogawa Hokushin Electric Corp Arithmetic operational unit
JPS5346247A (en) * 1976-10-08 1978-04-25 Yokogawa Hokushin Electric Corp Arithmetic operating unit
JPS53107576A (en) * 1977-03-01 1978-09-19 Hitachi Ltd Process controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346248A (en) * 1976-10-08 1978-04-25 Yokogawa Hokushin Electric Corp Arithmetic operational unit
JPS5346247A (en) * 1976-10-08 1978-04-25 Yokogawa Hokushin Electric Corp Arithmetic operating unit
JPS53107576A (en) * 1977-03-01 1978-09-19 Hitachi Ltd Process controller

Similar Documents

Publication Publication Date Title
US4885581A (en) Digital-to-analog converter circuit
EP0276794B1 (en) Data input circuit having latch circuit
JPH0342732A (en) Semiconductor integrated circuit
JPS59140554A (en) Electronic device
JPH10336032A (en) A/d converter
US6314485B1 (en) Automatic status register
US6122697A (en) System for extending the width of a data bus
JPS6044675B2 (en) Musical sound data processing device
JPS59132225A (en) Converter
JPH0121383Y2 (en)
JPS642177Y2 (en)
JP3820707B2 (en) Interrupt vector address generator and microcomputer
JPH08147185A (en) Emulator
JPS61164335A (en) Digital integrated circuit
JPS6057088B2 (en) Digital/analog conversion method
JPH0612502A (en) Microcomputer with built-in a/d conversion circuit
JPH0721215A (en) Data conversion device
JP3269435B2 (en) Bus interface unit
JPH09282267A (en) Bus width conversion circuit
JPH1040019A (en) Microcomputer
JPH06230084A (en) Serial pattern generator
JPH0583129A (en) A/d converter circuit
JPS6148195A (en) One chip microcomputer
JPS5917720A (en) Successively comparing a/d converter having test function
JPH04297129A (en) Digital/analog conversion circuit