JPS59134938A - デイジタル信号伝送方式 - Google Patents

デイジタル信号伝送方式

Info

Publication number
JPS59134938A
JPS59134938A JP58009524A JP952483A JPS59134938A JP S59134938 A JPS59134938 A JP S59134938A JP 58009524 A JP58009524 A JP 58009524A JP 952483 A JP952483 A JP 952483A JP S59134938 A JPS59134938 A JP S59134938A
Authority
JP
Japan
Prior art keywords
signal
transmission
data
timing
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58009524A
Other languages
English (en)
Inventor
Yoshiharu Kamio
神尾 由治
Masato Fujisawa
藤沢 真人
Shoji Nojiri
野尻 昭二
Masayuki Kumazaki
熊崎 真幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58009524A priority Critical patent/JPS59134938A/ja
Publication of JPS59134938A publication Critical patent/JPS59134938A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は信号伝送路に係り、特にデータとクロックとを
マンチェスタ位相変調方式により伝送する信号伝送路を
経由してタイミング情報をも併せ伝送可能とするディジ
タル信号伝送方式に関す。
(bl  技術の背景 ディジタル符号化された信号を信号伝送路を経由して直
列伝送する場合に、送信データおよび送信クロック以外
に、例えばフレームタイミング等の各種タイミング情報
を送信側から受信側に伝送する必要が生ずる。送信クロ
ックを送信データと同一伝送路により伝送する試みは、
例えばマンチェスタ位相変調方式等により実現されてい
る。第1図はこの種マンチェスタ位相変調方式における
信号波形の一例を示す図である。第1図において、信号
伝送路を経由して送信すべき送信データsdを構成する
データビットは、該各データビットに割当てられた時間
領域内の論理値が送信クロックscに同期して識別され
、論理値0と判定された場合には変調信号mdを論理値
1から論理値Oに変化させ(以後立下り変化と称す)、
論理値1と判定された場合には変調信号mdを論理値O
から論理値1に変化させる(以後立上り変化と称す)。
なお同−論理値を示すデータビットが連続する場合には
、該データビットに対応する時間領域の隣接点において
戦記立上り変化および立下り変化と異なる無効な論理値
変化が生ずる。従って受信側において、変調信号mdの
立上り変化および立下り変化を検出して立上り検出信号
rpおよび立下り検出信号rpを作成した後、何等かの
方法により前記無効な論理値変化を除去した後、復調デ
ータddおよびIILHmクロックdcを再生する。
(C1従来技術と問題点 第1図に示される従来あるマンチェスタ位相変調方式に
おいては、送信側から伝送路を経由して受信側に伝送さ
れる変調信号mdから、復調データddとff1t[ク
ロックdcとは再生されるが、各種タイミング情報を伝
送する為には別の伝送路を準備する必要があり、伝送路
の有効利用を妨げる結果となる。かかる欠点を除去する
為に、所要タイミング情報に特定のディジタル符号を割
当て、所要時期に該ディジタル符号を送信データsdに
挿入することも考慮されるが、かかるディジタル符号の
挿入は当該信号伝送路の伝送効率を低下させることとな
る。
+dl  発明の目的 本発明の目的は、前述の如き従来あるディジタル信号伝
送方式の欠点を除去し、信号伝送路の伝送効率を低下さ
せること無く各種タイミング情報を伝送可能な手段を実
現することに在る。
(el  発明の構成 この目的は、データとクロックとをマンチェスタ位相変
調方式により伝送する信号伝送路において、前記データ
を構成する各データビットの論理値を示す立上りまたは
立下り変化点の前後に前記各データビットに割当てられ
た時間領域の二分の一未満の時間幅を有するタイミング
パルスを挿入することにより、タイミング情報を伝送す
ることにより達成される。
(f)  発明の実施例 以下、本発明の一実施例を図面により説明する。
第2図および第3図は本発明の一実施例によるディジタ
ル信号伝送方式を適用した送信側装置および受信側装置
を示す図であり、第4図は第2図および第3図における
各部の信号波形の一例を示す図である。なお、全図を通
じて同一符号は同一対象物を示す。第2図および第4図
において、送信側装置には送信データsdおよび送信ク
ロックSC以外に送信タイミング信号stが入力される
該送信タイミング信号stは、送信データsdを構成す
る各データビットに割当られた時間領域の二分の一未満
の時間幅を有し、タイミング情報を伝送すべき時間領域
の送信データsdの立上り変化点または立下り変化点の
前後に入力される。送信データsdおよび送信クロック
scは、フリップフロップFFIおよびゲートG1に入
力されることにより、第1図におけると同様の変調信号
mdを生成する。次に送信タイミング信号stは、変調
信号mdと共にゲー)G2に入力されて排他論理和演算
処理され、送信タイミング信号stの入力期間中だけ変
調信号mdの論理値を反転させた総合変調信号md“を
生成する。次に第3図および第4図において、送信側装
置から受信側装置に伝送された総合変調信号md’は立
上り検出回路1および立下り検出回路2に伝達される。
単安定マルチバイブレークMVにより構成される立上り
検出回路1は、受信した総合変調信号md’から立上り
変化点を検出して立上り検出信号「pを生成し、ゲー1
−G2に入力する。また単安定マルチパイプレークMV
により構成される立下り検出回路2は、受信した総合変
調信号md’から立下り変化点を検出して立下り検出信
号rpを生成し、ゲー1−G3に入力する。なおゲー)
G2およびG3は、マスク信号発生回路3から出力され
ているマスク信号mslが論理値1に設定されている為
、共に導通状態にあるものとする。従ってゲートG2に
入力された立上り検出信号rpおよびゲートG3に入力
された立下り検出信号rpは、ゲートG4を介してマス
ク信号発生回路3に入力される。
マスク信号発生回路3においては、計数回路CNTおよ
びフリップフロップFF2が入力された立上り検出信号
rpまたは立下り検出信号rpによりリセットされる。
計数回路CNTはフリップフロップFF2がリセットさ
れることによりクロック信号clkの計数を開始し、予
め前記時間領域の二分の一以上、前記時間領域未満に設
定された時間経過後に端子Qnから出力する論理値1に
よリフリップフロップFF2をセットさせる。フリップ
フロップFF2がリセット状態に在る間、マスク信号m
slは論理値Oに設定される為、その間ゲー1−G2お
よびG3は阻止状態となる。従って第4図に示される如
く、連続する論理値1のデータビットの隣接点に対応し
て検出された立下り検出信号rp1、或いは連続する論
理値Oのデータピントの隣接点に対応して検出された立
上り検出信号fpl、更に送信タイミング信号stが挿
入された時間領域において検出された立上り検出信号f
p2およびrp3並びに立下り検出信号rp2およびr
p3はゲートG2またはG3により阻止され、ゲー)G
2からは送信データsdの論理値1のみを示す有効立上
り検出信号fp’が出力され、またゲートG3からは送
信データsdの論理値0のみを示す有効立下り検出信号
r p Iが出力され、データ再生回路4およびゲー)
G4に入力される。データ再生回路4は、ゲー)G5乃
至G8により構成されるフリップフロップにより、有効
立上り検出信号fp’および有効立下り検出信号r p
 lから復調データddを再生し、またゲ−1−04は
有効立上り検出信号f p lおよび有効立下り検出信
号r p lから復調クロックdcを再生する。従って
マスク信号発生回路3は、ゲートG4から入力される復
調クロックdcに同期してマスク信号mslを出力する
。なお立上り検出回路1の出力する立上り検出信号rp
、立下り検出回路2の出力する立下り検出信号rp、お
よびゲートG4の出力するiM調クりックdcはタイミ
ング再生回路5にも入力される。タイミング再生回路5
において、立上り検出信号fpおよび立下り検出信号r
pはゲートG9を介してゲー)GIOに入力される。フ
リップフロップFF’3は復調クロックdcによりリセ
ットされた後、同時に計数を開始したマスク信号発生回
路3内の計数回路CNTが予め前記時間領域の二分の一
未満に設定された時間経過後に端子Qmから出力する信
号によりセントされる。フリップフロップFF3はリセ
ット状態にある間論理値1のマスク信号ms2を出力し
、ゲートGlOを導通状態とする。その結果送信タイミ
ング信号stの挿入により検出される立上り検出信号f
p2およびfp3並びに立下り検出信号rp2およびr
p3のみが導通状態に在るゲートGIOを介してフリッ
プフロップFF4に入力され、受信タイミング信号rt
を出力する。
以上の説明から明らかな如く、本実施例によれば、マン
チェスタ位相変調方式により変調された変調信号mdの
所要時間領域に送信タイミング信号stを挿入した総合
変調信号md’により、送信データsdおよび送信クロ
ックscと共に所要のタイミング情報も同一信号伝送路
を経由して伝送することが可能となる。
なお、第2図乃至第4図はあく迄本発明の一実施例に過
ぎず、例えば送信データsdを構成する各データビット
の論理値および送信タイミング信号stの挿入時間領域
は図示されるものに限定されることは無く、他に幾多の
変形が考慮されるが、何れの場合にも本発明の効果は変
らない。また送信側装置および受信側装置の構成は図示
されるものに限定されることは無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変らない
(川 発明の効果 以上、本発明によれば、前記信号伝送路において、信号
伝送路の伝送効率を低下させること無く各種タイミング
情報を伝送可能な手段を実現することが可能となり、当
該信号伝送路の経済性を向上し得る。
【図面の簡単な説明】
第1図はマンチェスタ位相変調方式における信号波形の
一例を示す図、第2図は本発明の一実施例によるディジ
タル信号伝送方式を適用した送信側装置を示す図、第3
図は本発明の一実施例によるディジタル信号伝送方式を
適用した受信側装置を示す図、第4図は第2図および第
3図における各部の信号波形の一例を示す図である。 図において、1は立上り検出回路、2は立下り検出回路
、3はマスク信号発生回路、4はデータ再生回路、5は
タイミング再生回路、MVは単安0 定マルチバイブレーク、CNTは計数回路、FF1乃至
FF4はフリップフロップ、G1乃至G10はゲート、
sdは送信データ、scは送信クロック、mdは変調信
号、md’は総合変調信号、stは送信タイミング信号
、fpは立上り検出信号、f p +は有効立上り検出
信号、rpは立下り検出信号、rp”は有効立下り検出
信号、mslおよびmS2はマスク信号、ddは復調デ
ータ、dcは復調クロック、rtは受信タイミング信号
、clkはクロック信号、を示す。 1 orottootot。 nd ¥ 1 聞

Claims (1)

    【特許請求の範囲】
  1. データとクロックとをマンチェスタ位相変調方式により
    伝送する信号伝送路において、前記データを構成する各
    データビットの論理値を示す立上りまたは立下り変化点
    の前後に前記各データビットに割当てられた時間領域の
    二分の一未満の時間幅を有するタイミングパルスを挿入
    することにより、タイミング情報を伝送することを特徴
    とするディジタル信号伝送方式。
JP58009524A 1983-01-24 1983-01-24 デイジタル信号伝送方式 Pending JPS59134938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58009524A JPS59134938A (ja) 1983-01-24 1983-01-24 デイジタル信号伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58009524A JPS59134938A (ja) 1983-01-24 1983-01-24 デイジタル信号伝送方式

Publications (1)

Publication Number Publication Date
JPS59134938A true JPS59134938A (ja) 1984-08-02

Family

ID=11722653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58009524A Pending JPS59134938A (ja) 1983-01-24 1983-01-24 デイジタル信号伝送方式

Country Status (1)

Country Link
JP (1) JPS59134938A (ja)

Similar Documents

Publication Publication Date Title
US4027335A (en) DC free encoding for data transmission system
US3980825A (en) System for the transmission of split-phase Manchester coded bivalent information signals
EP0040632B1 (en) Data processing system with serial data transmission between subsystems
USRE31311E (en) DC Free encoding for data transmission system
US5390195A (en) Miller-squared decoder with erasure flag output
US4325053A (en) Method and a circuit for decoding a C.M.I. encoded binary signal
JPH0558293B2 (ja)
US4503546A (en) Pulse signal transmission system
JP2592795B2 (ja) 情報データ復調装置
US4928289A (en) Apparatus and method for binary data transmission
JPS59134938A (ja) デイジタル信号伝送方式
JP3377669B2 (ja) シンク検出方法及びシンク検出回路
JPH06120995A (ja) ディジタル無線用受信機のフレーム同期回路
JP2508502B2 (ja) 復調回路
US4868853A (en) Demodulation circuit for digital modulated signal
GB2032228A (en) DC free encoding for data transmission
JPS632444A (ja) フェ−ズコヒレント復調器
US4612508A (en) Modified Miller data demodulator
JPH10145439A (ja) 受信装置およびデコーダ装置
JP2586073B2 (ja) フレーム同期化方法
JP3015680B2 (ja) バイフェ−ズbpsk信号の復号回路
JPS6324581B2 (ja)
JPH0331025B2 (ja)
JPH0345948B2 (ja)
JPH0477994B2 (ja)