JPS5913440A - 符号誤り率判定回路 - Google Patents
符号誤り率判定回路Info
- Publication number
- JPS5913440A JPS5913440A JP12264782A JP12264782A JPS5913440A JP S5913440 A JPS5913440 A JP S5913440A JP 12264782 A JP12264782 A JP 12264782A JP 12264782 A JP12264782 A JP 12264782A JP S5913440 A JPS5913440 A JP S5913440A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- output
- code error
- monostable multivibrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
判定回路に関する。
（ｂ） 従来技術と問題点
ディジタル伝送方式では狩号誤シにより伝送品質が劣化
する。従って、ある一定以上の誤υ率の時警報を発する
必要がある。従って、ある一定時間の符号誤り数を計数
しである数取上６時警報を発している。しかし、一般的
にはディジタル通信用装置では外部雑音１機器の振動等
によるバースト符号誤シが発生することがある。その為
、上記のような方法では実際の符号誤シ率は低いのに、
警報を発し、伝送路、伝送装置等を予備に切替え、保守
者が障害を調査する等の無駄な動作をする欠点がある。
する。従って、ある一定以上の誤υ率の時警報を発する
必要がある。従って、ある一定時間の符号誤り数を計数
しである数取上６時警報を発している。しかし、一般的
にはディジタル通信用装置では外部雑音１機器の振動等
によるバースト符号誤シが発生することがある。その為
、上記のような方法では実際の符号誤シ率は低いのに、
警報を発し、伝送路、伝送装置等を予備に切替え、保守
者が障害を調査する等の無駄な動作をする欠点がある。
この対策としての従来例を以下に説明する。第１図は従
来例の符号誤シ率判定回路のブロック図である。第２図
は第１図のクロックパルスを求める各部の波形のタイム
チャートで、（イ）は低速発振器６の出力波形、 （Ｂ
）は低速発振器６の出力を遅延回路７には遅延さし、こ
れを反転回路８にて反転した波形、 （Ｃ）はクロック
パルスの波形を示す。
来例の符号誤シ率判定回路のブロック図である。第２図
は第１図のクロックパルスを求める各部の波形のタイム
チャートで、（イ）は低速発振器６の出力波形、 （Ｂ
）は低速発振器６の出力を遅延回路７には遅延さし、こ
れを反転回路８にて反転した波形、 （Ｃ）はクロック
パルスの波形を示す。
図中、■は符号誤υ検出回路、２はカウンタ、３は３ビ
ツトのシフトレジスタ、４．５はアンド回路、６は低速
発振器、７は遅延回路、８は反転回路である。
ツトのシフトレジスタ、４．５はアンド回路、６は低速
発振器、７は遅延回路、８は反転回路である。
（イ）に示す低速発振器６の出力波形の周期Ｔを一定時
間とし、この波形と遅延回路７及び反転回路８を介する
ことによる（Ｂ）の如き出力波形をアンド回路５に加え
、アンド回路５の出力波形として（Ｑに示す如き周期Ｔ
のクロックパルスを得ている。
間とし、この波形と遅延回路７及び反転回路８を介する
ことによる（Ｂ）の如き出力波形をアンド回路５に加え
、アンド回路５の出力波形として（Ｑに示す如き周期Ｔ
のクロックパルスを得ている。
このクロックパルスによυカウンタ２をリセットすると
共に、３ビツトのシフトレジスタ３をシフトしている。
共に、３ビツトのシフトレジスタ３をシフトしている。
カウンタ２は一定時間Ｔの間に符号誤シ検出回路１よシ
送られて来る誤りパルスの数をカウントして一定以上の
時シフトレジスタ３にパルスを送シ、シフトレジヌク３
０３段共パルスが有る場合にはシフトレジスタ３の３段
共出力が１１１となシ、アンド回路４を介して実際の符
号誤シ率が悪いと判定してパルスを出力している。
送られて来る誤りパルスの数をカウントして一定以上の
時シフトレジスタ３にパルスを送シ、シフトレジヌク３
０３段共パルスが有る場合にはシフトレジスタ３の３段
共出力が１１１となシ、アンド回路４を介して実際の符
号誤シ率が悪いと判定してパルスを出力している。
即ち、一定時間Ｔの間の符号誤υ数の横用を連続３回行
って、３回共符号誤り率が一定以上の時符号誤シ率が悪
いとするのは、ちょうど一定時間Ｔの境でバースト符号
誤シが発生した場合、連続２回は符号誤り率が悪くなる
も、連続３回となることはないからである。勿論、バー
スト符号誤りの発生する時間は一定時間Ｔよりも短い。
って、３回共符号誤り率が一定以上の時符号誤シ率が悪
いとするのは、ちょうど一定時間Ｔの境でバースト符号
誤シが発生した場合、連続２回は符号誤り率が悪くなる
も、連続３回となることはないからである。勿論、バー
スト符号誤りの発生する時間は一定時間Ｔよりも短い。
従って、バースト符号誤りがあってもアンド回路４よシ
はパルスは発生ぜず、実際の符号誤シ率が慾い時のみパ
ルスを発生し、このパルスを警報回路等に入力すれば上
記の欠点はなくなる。しかし、この回路は複雑になる欠
点がある。
はパルスは発生ぜず、実際の符号誤シ率が慾い時のみパ
ルスを発生し、このパルスを警報回路等に入力すれば上
記の欠点はなくなる。しかし、この回路は複雑になる欠
点がある。
（ｃ） 発明の目的
本発明の目的は、上記の欠点をなくするだめにバースト
符号誤シに影響されない簡単な回路の符号誤シ率判定回
路の提供にある。
符号誤シに影響されない簡単な回路の符号誤シ率判定回
路の提供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、ディジタル伝送
方式において、符号誤シ検出回路の出方に第１．第２の
パルス伸長回路を並列に接続し、該第１のパルス伸長回
路の伸長パルス幅をバースト符号誤多発生時間幅と該第
２のパルス伸長回路の伸長パルス幅との和よりも大きく
しておき、該第２のパルス伸長回路の出力を微分したパ
ルスを該第１のパルス伸長回路のリセット入力に帰還し
、該第１のパルス伸長回路出力と該第２のパルス伸長回
路出力の論理積をとシ出力とすることを特徴とする。
方式において、符号誤シ検出回路の出方に第１．第２の
パルス伸長回路を並列に接続し、該第１のパルス伸長回
路の伸長パルス幅をバースト符号誤多発生時間幅と該第
２のパルス伸長回路の伸長パルス幅との和よりも大きく
しておき、該第２のパルス伸長回路の出力を微分したパ
ルスを該第１のパルス伸長回路のリセット入力に帰還し
、該第１のパルス伸長回路出力と該第２のパルス伸長回
路出力の論理積をとシ出力とすることを特徴とする。
（ｉｌｌ） 発明の実施例
以下、本発明の一実施例につき図に従って説明する。
第３図は本発明の実施例の符号誤り率判定回路のブロッ
ク図、第４図及び第５図は第３図の場合の各部の波形の
タイムチャートで、第４図は符号誤りが少くバースト符
号誤りがある場合を示し、第５図は符号誤シが多い場合
を示しており、（４）〜（ト）は第３図のａ−ｆ点の波
形である。
ク図、第４図及び第５図は第３図の場合の各部の波形の
タイムチャートで、第４図は符号誤りが少くバースト符
号誤りがある場合を示し、第５図は符号誤シが多い場合
を示しており、（４）〜（ト）は第３図のａ−ｆ点の波
形である。
図中、第１図と同一機能のものは同一記号で示す。１０
は単安定マルチバイブレーク（以下モノマルチと称す）
、１１は再トリガ可能単安定マルチバイブレータ（以下
リトリガブルモノマルチと称す）、１２は微分回路、１
３はアンド回路を示す。
は単安定マルチバイブレーク（以下モノマルチと称す）
、１１は再トリガ可能単安定マルチバイブレータ（以下
リトリガブルモノマルチと称す）、１２は微分回路、１
３はアンド回路を示す。
リトリガブルモノマルチとは、トリガパルスが連続して
入力される時、最後のトリガパルスから一定時間後（Ｔ
２）迄パルス出力が持続する単安定マルチバイブレータ
である。符号誤シ率をｐとし、符号伝送速度をｆ６ ｂ
ｉｔ／ｓｅｃとすると誤シパルスの発生する平均速度は
ｐＸｆｏ ｂｉｔ／ｓｅｃであるので誤りパルスの発生
する平均間隔時間は１／Ｉ’ｆａとなる。ここでリトリ
ガブルモノマルチ１１のパルス伸長幅Ｔ２を平均間隔時
間１ ／Ｐ ｆ ｏ よυ少し大きくする。モノマルチ
１０のパルス伸長幅ＴＩをバースト符号ｗＡシ（第４図
１）発生時間幅ＴＢとリトリガブルモノマルチ１１のパ
ルス伸長幅Ｔ２の和より少し長くしておく。バースト誤
り発生時間幅ＴＢは一般的にそう長くなく、パルス伸長
幅Ｔ、よυは短い。次に符号誤りパルスは少いがバイづ
′ 一スト符号誤り（第４図１）があった場合に水弟４図で
説明する。
入力される時、最後のトリガパルスから一定時間後（Ｔ
２）迄パルス出力が持続する単安定マルチバイブレータ
である。符号誤シ率をｐとし、符号伝送速度をｆ６ ｂ
ｉｔ／ｓｅｃとすると誤シパルスの発生する平均速度は
ｐＸｆｏ ｂｉｔ／ｓｅｃであるので誤りパルスの発生
する平均間隔時間は１／Ｉ’ｆａとなる。ここでリトリ
ガブルモノマルチ１１のパルス伸長幅Ｔ２を平均間隔時
間１ ／Ｐ ｆ ｏ よυ少し大きくする。モノマルチ
１０のパルス伸長幅ＴＩをバースト符号ｗＡシ（第４図
１）発生時間幅ＴＢとリトリガブルモノマルチ１１のパ
ルス伸長幅Ｔ２の和より少し長くしておく。バースト誤
り発生時間幅ＴＢは一般的にそう長くなく、パルス伸長
幅Ｔ、よυは短い。次に符号誤りパルスは少いがバイづ
′ 一スト符号誤り（第４図１）があった場合に水弟４図で
説明する。
符号誤シ検出回路１よりの出力が（ト）に示す如くバー
スト符号誤り（１）が発生し、他の符号誤りパルスは少
かったとする。（５）に示すバースト符号誤シ及び他の
符号誤りパルスはモノマルチ１０及びすトリガブルモノ
マルチ１１に入力する。このことによりモノマルチ１０
のＱの出力は０３）に示す如くバースト符号誤り（４）
の最初のパルスでロウレベル（以下Ｌレベルと称す）と
なり（イ点）パルス伸長幅Ｔ、の間Ｌレベルを持続しよ
うとする。又、リトリガブルモノマルチ１１のＱ、Ｑの
出力は、バースト符号誤υ（１）の最初のパルスで（Ｑ
、■）に示す如くハイレベル（μ下Ｈレベルと称す）、
Ｌレベルとなり（イ点）、バースト符号誤り発生時間幅
Ｔｎの最後のパルスよりパルス伸長幅Ｔ２後に夫々れし
レベル、Ｈレベルになる（四点）。 このり） ＩＪガ
プルモノマルチ１１のＱの出力を微分回路１２で微分し
た（ト）に示すパルスによりモノマルチ１０はリセｙ）
されＣＢ）に示す如くＱの出力はＨレベルとなる（ｂ点
）。即ち、モノマルチ１０のパルス伸長幅Ｔ１はバース
ト符号誤シ発生時間ＴＢとリトリガブルモノマルチ１１
のパルス伸長幅Ｔ２の和よυ大きいのでＣＢ）に示すモ
ノマルチ１０の出力、（Ｃ）に示すリトリガブルモノマ
ルチ１１のＱの出力とは同じ時間幅大々れＬレベル、Ｈ
レベルとなり、アンド回路１３の出力（ｆ）は（６）に
示す如くＬレベルのままである。次に（ト）、に）に示
す符号誤シパルスがくるとモノマルチ１０のＱの出力は
Ｌレベルとなりパルス伸長幅Ｔ１の間Ｌレベルを持続し
ようとするが、一方リトリガブルモノマルチ１１のＱ、
Ｑの出力は夫々れ１■レベル、Ｌレベルとなり、パルス
伸ＭＩｔＪ ’ｒ ＊ 後天々Ｌレベル、Ｈレベルと々
Ｄ、Ｑの出力を微分回路１２にて微分したパルスにてモ
ノマルチ１０はリセットされ出力ＱはＨレベルとなる。
スト符号誤り（１）が発生し、他の符号誤りパルスは少
かったとする。（５）に示すバースト符号誤シ及び他の
符号誤りパルスはモノマルチ１０及びすトリガブルモノ
マルチ１１に入力する。このことによりモノマルチ１０
のＱの出力は０３）に示す如くバースト符号誤り（４）
の最初のパルスでロウレベル（以下Ｌレベルと称す）と
なり（イ点）パルス伸長幅Ｔ、の間Ｌレベルを持続しよ
うとする。又、リトリガブルモノマルチ１１のＱ、Ｑの
出力は、バースト符号誤υ（１）の最初のパルスで（Ｑ
、■）に示す如くハイレベル（μ下Ｈレベルと称す）、
Ｌレベルとなり（イ点）、バースト符号誤り発生時間幅
Ｔｎの最後のパルスよりパルス伸長幅Ｔ２後に夫々れし
レベル、Ｈレベルになる（四点）。 このり） ＩＪガ
プルモノマルチ１１のＱの出力を微分回路１２で微分し
た（ト）に示すパルスによりモノマルチ１０はリセｙ）
されＣＢ）に示す如くＱの出力はＨレベルとなる（ｂ点
）。即ち、モノマルチ１０のパルス伸長幅Ｔ１はバース
ト符号誤シ発生時間ＴＢとリトリガブルモノマルチ１１
のパルス伸長幅Ｔ２の和よυ大きいのでＣＢ）に示すモ
ノマルチ１０の出力、（Ｃ）に示すリトリガブルモノマ
ルチ１１のＱの出力とは同じ時間幅大々れＬレベル、Ｈ
レベルとなり、アンド回路１３の出力（ｆ）は（６）に
示す如くＬレベルのままである。次に（ト）、に）に示
す符号誤シパルスがくるとモノマルチ１０のＱの出力は
Ｌレベルとなりパルス伸長幅Ｔ１の間Ｌレベルを持続し
ようとするが、一方リトリガブルモノマルチ１１のＱ、
Ｑの出力は夫々れ１■レベル、Ｌレベルとなり、パルス
伸ＭＩｔＪ ’ｒ ＊ 後天々Ｌレベル、Ｈレベルと々
Ｄ、Ｑの出力を微分回路１２にて微分したパルスにてモ
ノマルチ１０はリセットされ出力ＱはＨレベルとなる。
従って、この時は勿論、アンド回路１３の出力（ｆ）は
Ｌレベルのままである。従って、符号誤り率は低いと判
定してアンド回路１３の出力（ｆ）よりはパルスを出力
しない。即ち、パルス伸長幅Ｔ１がＴＢ＋Ｔ、より大キ
クシであるのでバースト符号誤りには影響されず符号誤
り率の大小を判定出来る。
Ｌレベルのままである。従って、符号誤り率は低いと判
定してアンド回路１３の出力（ｆ）よりはパルスを出力
しない。即ち、パルス伸長幅Ｔ１がＴＢ＋Ｔ、より大キ
クシであるのでバースト符号誤りには影響されず符号誤
り率の大小を判定出来る。
次に符号誤りが多い場合に付第５図にて説明する。今、
符号誤り検出回路１よりの出力が（４）に示す如く符号
誤りパルス（ホ）が発生した後、誤りパルスの発生する
平均間隔時間１／Ｐｆｏよシ短い時間間隔で（へ）、（
ト）に示す如く符号誤りパルスが発生すると、（Ｂ）、
（Ｃ）、 Ｑ））に示す如くモノマルチ１０のＱの出
力及びリトリガブルモノマルチ１１のＱ、Ｑの出カバ夫
々れＬレベル、Ｈレベル、ＬレベルドナＤ、（Ｂ）に示
す如くモノマルチ１０のＱの出力はパルス伸長幅Ｔ、後
にＨレベルとなる。一方、リトリガブルモノマルチ１１
のＱ、Ｑの出力は（Ｑ、（至）に示ず如く符号誤りパル
ス（ト）からパルス伸長幅Ｔ。
符号誤り検出回路１よりの出力が（４）に示す如く符号
誤りパルス（ホ）が発生した後、誤りパルスの発生する
平均間隔時間１／Ｐｆｏよシ短い時間間隔で（へ）、（
ト）に示す如く符号誤りパルスが発生すると、（Ｂ）、
（Ｃ）、 Ｑ））に示す如くモノマルチ１０のＱの出
力及びリトリガブルモノマルチ１１のＱ、Ｑの出カバ夫
々れＬレベル、Ｈレベル、ＬレベルドナＤ、（Ｂ）に示
す如くモノマルチ１０のＱの出力はパルス伸長幅Ｔ、後
にＨレベルとなる。一方、リトリガブルモノマルチ１１
のＱ、Ｑの出力は（Ｑ、（至）に示ず如く符号誤りパル
ス（ト）からパルス伸長幅Ｔ。
後に夫々れＬレベル、Ｈレベルとなる。このリトリガブ
ルモノマルチ１１の頁の出力を微分回路１２で微分をと
った（ト）に示すパルスでモノマルチ１０をリセットす
るも既にリセットされているので享；ゴ モノマルチ１０の互の出力汐Ｈレベルのままである。即
ち、（ホ）の符号誤りパルスのパルス伸長幅Ｔ１はＴＢ
＋Ｔ２より少し大きい程度であり、又バースト符号誤り
発生時間幅ＴＢは誤υパルスの発生する平均時間間隔１
／ｐｆｏ よシ少さい゛のでパルス伸長幅Ｔ１の最後の
点は（ト）の符号誤りパルスのパルス伸長幅Ｔｔの最後
の点以前（Ｃあるため、アンド回路１３の出力（ｆ）は
（ト）に示す如くｂ点のレベルがＨレベルでＣ点のレベ
ルもＨレベルのＩＩＪ］Ｈレベルとなり、符号誤シ率が
大きいと判定したパルスが出力される。
ルモノマルチ１１の頁の出力を微分回路１２で微分をと
った（ト）に示すパルスでモノマルチ１０をリセットす
るも既にリセットされているので享；ゴ モノマルチ１０の互の出力汐Ｈレベルのままである。即
ち、（ホ）の符号誤りパルスのパルス伸長幅Ｔ１はＴＢ
＋Ｔ２より少し大きい程度であり、又バースト符号誤り
発生時間幅ＴＢは誤υパルスの発生する平均時間間隔１
／ｐｆｏ よシ少さい゛のでパルス伸長幅Ｔ１の最後の
点は（ト）の符号誤りパルスのパルス伸長幅Ｔｔの最後
の点以前（Ｃあるため、アンド回路１３の出力（ｆ）は
（ト）に示す如くｂ点のレベルがＨレベルでＣ点のレベ
ルもＨレベルのＩＩＪ］Ｈレベルとなり、符号誤シ率が
大きいと判定したパルスが出力される。
即ち、モノマルチ１０とリトリガブルモノマルチ１１と
微分回路１２．アンド回路１３の回路構成は、第１図に
示すカウンタ２、シフトレジスタ３、アンド回路４，５
、発振器６、遅延回路７の回路構成よりも簡単な回路構
成であり、この簡単な回路構成でバースト符号誤りには
影響されず、実際の符号誤り率の大小の判別が出来る。
微分回路１２．アンド回路１３の回路構成は、第１図に
示すカウンタ２、シフトレジスタ３、アンド回路４，５
、発振器６、遅延回路７の回路構成よりも簡単な回路構
成であり、この簡単な回路構成でバースト符号誤りには
影響されず、実際の符号誤り率の大小の判別が出来る。
（ｆ） 発明の効果
以上詳細に説明せる如く本発明によれば、簡単な回路構
成でバースト符号誤シに影響されない符号誤υ率判定回
路が構成出来る効果がある。
成でバースト符号誤シに影響されない符号誤υ率判定回
路が構成出来る効果がある。
第１図は従来例の符号誤シ率判定回路のブロック図、第
２図は第１図のクロックパルスを求める各部の波形のタ
イムチャート、第３図は本発明の実施例の符号誤り率判
定回路のブロック図、第４図、第５図は第３図の場合の
各部の波形のタイムチャートで、第４図Ｖ−１ネ（号誤
りが少くバースト符号誤りがある場合を示し、第５図は
符号誤りが多い場合を示す。 図中、工は符号誤り検出回路、２はカウンタ、３はシフ
トレジスタ、４，５．１３はアンド回路、６は低速発振
器、７は遅延回路、８は反転回路、１０は単安定マルチ
バイブレータ、１１は再トリガ可能形単安定マルチバイ
ブレータ、１２は微分側路を示す。
２図は第１図のクロックパルスを求める各部の波形のタ
イムチャート、第３図は本発明の実施例の符号誤り率判
定回路のブロック図、第４図、第５図は第３図の場合の
各部の波形のタイムチャートで、第４図Ｖ−１ネ（号誤
りが少くバースト符号誤りがある場合を示し、第５図は
符号誤りが多い場合を示す。 図中、工は符号誤り検出回路、２はカウンタ、３はシフ
トレジスタ、４，５．１３はアンド回路、６は低速発振
器、７は遅延回路、８は反転回路、１０は単安定マルチ
バイブレータ、１１は再トリガ可能形単安定マルチバイ
ブレータ、１２は微分側路を示す。
Claims (1)
- ディジタル伝送方式において、符号誤り検出回路の出力
に第１．第２のパルス伸長回路を並列に接続し、該第１
のパルス伸長回路の伸長パルス幅をバースト符号誤シ発
生時間幅と該第２のパルス伸長回路の伸長パルス幅との
和よシも大きくしておき、該第２のパルス伸長回路の出
力を微分したパルスを該第１のパルス伸長回路のリセッ
ト入力に帰還し、該第１のパルス伸長回路出力と該第２
のパルス伸長回路出力の論理積をと９出力とすることを
特徴とする符号誤り率判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12264782A JPS5913440A (ja) | 1982-07-14 | 1982-07-14 | 符号誤り率判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12264782A JPS5913440A (ja) | 1982-07-14 | 1982-07-14 | 符号誤り率判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913440A true JPS5913440A (ja) | 1984-01-24 |
Family
ID=14841140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12264782A Pending JPS5913440A (ja) | 1982-07-14 | 1982-07-14 | 符号誤り率判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4659149A (en) * | 1985-11-08 | 1987-04-21 | American Standard Inc. | Cross blending electro-dynamic/friction brake system for multi-car train consist having mixed power and non-power cars |
-
1982
- 1982-07-14 JP JP12264782A patent/JPS5913440A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4659149A (en) * | 1985-11-08 | 1987-04-21 | American Standard Inc. | Cross blending electro-dynamic/friction brake system for multi-car train consist having mixed power and non-power cars |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US4611335A (en) | Digital data synchronizing circuit | |
| JPH057908B2 (ja) | ||
| US5355397A (en) | Clock start up stabilization for computer systems | |
| US4158193A (en) | Data transmission test set with synchronization detector | |
| US3247491A (en) | Synchronizing pulse generator | |
| US5138636A (en) | Circuit for detecting received signal loss in a digital signal receiver | |
| US5373508A (en) | Detecting valid data from a twisted pair medium | |
| US4694291A (en) | Device for transmitting a clock signal accompanied by a synchronization signal | |
| JPS5913440A (ja) | 符号誤り率判定回路 | |
| JP2003158511A (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| US4313103A (en) | Digital demodulator | |
| JPS5851641A (ja) | 符号誤り率判定回路 | |
| JPS6319106B2 (ja) | ||
| CA1074920A (en) | Detection of errors in digital signals | |
| JPH0431211B2 (ja) | ||
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| JP2529401B2 (ja) | タイミング信号発生回路 | |
| JPS63245032A (ja) | 高速フレ−ム同期方式 | |
| RU2163418C1 (ru) | Преобразователь фазоманипулированного кода в бинарный код | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JPH0420296B2 (ja) | ||
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| SU1751765A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU1177894A1 (ru) | Устройство дл выделени первого импульса из серии импульсов и формировани импульса конца серии |